控制电路及控制方法技术

本发明专利技术揭示了一种控制电路及控制方法，所述控制电路包括泄放控制电路，用以获取输入电压采样信号，并在输入电压采样信号的谷底位置到来前的设定时间向泄放电路发送控制泄放电路开通的信号，在输入电压采样信号的谷底位置结束前的设定时间或谷底位置结束后的设定时间向泄放电路发送控制泄放电路关断的信号。本发明专利技术提出的控制电路及控制方法，可极大降低泄放电流所带来的系统损耗。尤其在轻载或空载时，系统增加的损耗降低尤为明显；本发明专利技术可降低空载待机损耗，同时提高芯片带载能力。本发明专利技术设计的电路简洁可靠；本发明专利技术可以根据实际情况设定延迟时间，灵活度较大。

Control Circuit and Control Method

【技术实现步骤摘要】
控制电路及控制方法
本专利技术属于电子电路
，涉及一种控制电路，尤其涉及一种电源控制电路及控制方法。
技术介绍
图1-1为现有一用电电路的电路示意图，请参阅图1-1，输入AC电压通过整流二极管D1、D2得到输入电压采样信号Va，理想情况下，Va为正弦波整理后的馒头波，谷底位置电压为零(如图2的上半部分波形所示)。而实际上由于寄生电容C1的存在，导致Va电压无法彻底放电，故谷底位置被抬高(如图2的下半部分波形所示)，从而使Va电压无法真实的反应输入电压Vac的电压值。图1-2为现有另一用电电路的电路示意图，请参阅图1-2，由于第二电容C2较小，且由于电路本身要求，希望第二电容C2电压呈现理想的馒头波，但在轻载或者空载时，第二电容C2波形的谷底位置无法下拉到零电位附近。为了使Va波形接近理想的馒头波，需要在Va上增加适当的泄放电路，如图1-1、图1-2所示。由于泄放电流的存在，系统会增加一定损耗，尤其在轻载或空载时，系统增加的损耗更为明显，空载损耗难以满足能效要求。此外，泄放电路也会造成芯片的发热上升，限制芯片的最大带载能力。有鉴于此，如今迫切需要设计一种泄放电路控制方式，以便克服现有泄放电路控制方式存在的上述缺陷。
技术实现思路
本专利技术提供一种控制电路及控制方法，可极大减少的泄放电路开通的时间，损耗大幅度下降，降低电路空载损耗，提高电路带载能力。为解决上述技术问题，根据本专利技术的一个方面，采用如下技术方案：一种控制电路，所述控制电路包括泄放控制电路，所述泄放控制电路包括第一比较器U1和计时器；所述第一比较器U1用于获取输入电压采样信号，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；所述计时器与所述第一比较器U1耦接，用于当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；所述计时器用于在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。作为本专利技术的一种实施方式，所述计时器包括第二比较器U2，用以控制预设时间的长短。作为本专利技术的一种实施方式，所述计时器包括第一开关管Q1、第一电流源I1、第一电容C1、第二比较器U2；所述第一比较器U1的反相输入端耦接输入电压采样信号Va0，第一比较器U1的正相输入端耦接第一参考电压Vth，第一比较器U1的输出端耦接第一开关管Q1的栅极；所述第一电流源I1的输出分别耦接第一开关管Q1的漏极、第一电容C1的第一端、第二比较器U2的正相输入端，第二比较器U2的反相输入端耦接第二参考电压V-，第二比较器U2的输出端耦接泄放电路；第一开关管Q1的源极、第一电容C1的第二端分别接地。作为本专利技术的一种实施方式，第一比较器U1比较输入电压采样信号Va0与第一参考电压Vth的大小，当输入电压采样信号Va0大于第一参考电压Vth时，第一比较器U1输出低电平，第一开关管Q1关断，第一电流源I1对第一电容C1充电；第二比较器比较第一电容C1的电压V+与第二参考电压V-的大小，当第一电容C1的电压V+大于第二参考电压V-时，泄放电路开启，输入电压采样信号Va0通过设定的第二电流源Ib对地放电。作为本专利技术的一种实施方式，所述控制电路还包括泄放电路；所述泄放电路包括第二电流源Ib、第二开关管Q2；所述第二电流源Ib的输出耦接第二开关管Q2。作为本专利技术的一种实施方式，所述控制电路还包括计时器延迟时间获取单元，所述计时器延迟时间获取单元根据输入电压采样信号的频率确定计时器的延迟时间，并将获取的数据发送至所述泄放控制电路；所述控制电路还包括AC频率采样电路，AC频率采样电路用以获取输入电压采样信号Va0的频率；所述AC频率采样电路连接所述计时器延迟时间获取单元，所述计时器延迟时间获取单元根据接收到的输入电压采样信号Va0的频率确定计时器延迟时间。作为本专利技术的一种实施方式，若输入电压采样信号Va0为固定输入频率，或频率变化范围小于设定值，所述计时器延迟时间获取单元将计数器延迟时间设定为第一时间；若输入电压采样信号Va0的频率变化大于设定值，所述计时器延迟时间获取单元通过峰值电压采样确定输入电压采样信号Va0的频率，并根据频率调整第二参考电压V-的值，使计时器延迟时间满足设定要求。作为本专利技术的一种实施方式，所述AC频率采样电路包括：第三比较器U3、D触发器、第三电流源Ia、第一开关S1、第二开关S2、第二电容C2、平均电压生成模块；所述第三比较器U3的反相输入端耦接输入电压采样信号Va0，第三比较器U3的正相输入端耦接第三参考电压Vb，第三比较器U3的输出端耦接D触发器的第一端dk端；所述D触发器的第二端Q端耦接第一开关S1，向第一开关S1发送控制第一开关S1通断的控制信号；所述D触发器的第三端端及第四端D端分别耦接第二开关S2，向第二开关S2发送控制第二开关S2通断的控制信号；所述第三电流源Ia的输出耦接第一开关S1的第一端，第一开关S1的第二端分别耦接第二开关S2的第一端、第二电容C2的第一端、平均电压生成模块的第一端；平均电压生成模块的第二端为第二参考电压V-，第二电容C2的第一端的电压变化取平均值得到第二参考电压V-。一种控制方法，所述控制方法包括：获取输入电压采样信号；将获取的输入电压采样信号与第一参考电压进行比较，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。作为本专利技术的一种实施方式，所述控制方法包括：比较输入电压采样信号Va0与第一参考电压Vth的大小，当输入电压采样信号Va0大于第一参考电压Vth时，第一比较器U1输出低电平，第一开关管Q1关断，通过第一电流源I1对第一电容C1充电；比较第一电容C1的电压V+与第二参考电压V-的大小，当第一电容C1的电压V+大于第二参考电压V-时，泄放电路开启，输入电压采样信号Va0通过设定的第二电流源Ib对地放电。作为本专利技术的一种实施方式，所述控制方法包括：获取输入电压采样信号Va0的频率，并根据输入电压采样信号Va0的频率确定计时器延迟时间。作为本专利技术的一种实施方式，若输入电压采样信号Va0为固定输入频率，或频率变化范围小于设定值，将计数器延迟时间设定为第一时间；若输入电压采样信号Va0的频率变化大于设定值，通过峰值电压采样确定输入电压采样信号Va0的频率，并根据频率调整第二参考电压V-的值，使计时器延迟时间满足设定要求。作为本专利技术的一种实施方式，所述控制方法包括：输入电压采样信号Va0与第三参考电压Vb比较产生一个方波信号，通过D触发器采样上升沿信号，D触发器的输出高电平时间即为采样的AC输入周期，在D触发器的Q端输出高电平期间，第一开关S1开通，第二开关S2关闭，第三电流源Ia对第二电容C2充电，第二电容C2的达到的最高电压VC2max的大小即表征输入电压采样信号Va0输入周期的长短；通过采样保持信号将VC2max的平均值传输给第二参考电压V-，即第二比较器U2的反相输入端；当AC周期越长时，VC2max越大，对应的第二参考电压V-的值越本文档来自技高网...

【技术保护点】
1.一种控制电路，其特征在于，所述控制电路包括泄放控制电路，所述泄放控制电路包括第一比较器U1和计时器；所述第一比较器U1用于获取输入电压采样信号，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；所述计时器与所述第一比较器U1耦接，用于当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；所述计时器用于在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。

【技术特征摘要】
1.一种控制电路，其特征在于，所述控制电路包括泄放控制电路，所述泄放控制电路包括第一比较器U1和计时器；所述第一比较器U1用于获取输入电压采样信号，当所述输入电压采样信号大于第一参考电压时，输出第一电平信号；所述计时器与所述第一比较器U1耦接，用于当接收到所述第一电平信号时开始计时，并于预设时间后输出开通信号，所述开通信号用以控制泄放电路进行泄放电流；所述计时器用于在输入电压采样信号的谷底位置结束前或谷底位置结束后向泄放电路发送控制泄放电路关断的信号。2.根据权利要求1所述的控制电路，其特征在于：所述计时器包括第二比较器U2，所述第二比较器U2用以控制预设时间的长短。3.根据权利要求1所述的控制电路，其特征在于：所述计时器包括第一开关管Q1、第一电流源I1、第一电容C1、第二比较器U2；所述第一比较器U1的反相输入端耦接输入电压采样信号Va0，第一比较器U1的正相输入端耦接第一参考电压Vth，第一比较器U1的输出端耦接第一开关管Q1的栅极；所述第一电流源I1的输出分别耦接第一开关管Q1的漏极、第一电容C1的第一端、第二比较器U2的正相输入端，第二比较器U2的反相输入端耦接第二参考电压V-，第二比较器U2的输出端耦接泄放电路；第一开关管Q1的源极、第一电容C1的第二端分别接地。4.根据权利要求3所述的控制电路，其特征在于：第一比较器U1比较输入电压采样信号Va0与第一参考电压Vth的大小，当输入电压采样信号Va0大于第一参考电压Vth时，第一比较器U1输出低电平，第一开关管Q1关断，第一电流源I1对第一电容C1充电；第二比较器U2比较第一电容C1的电压V+与第二参考电压V-的大小，当第一电容C1的电压V+大于第二参考电压V-时，泄放电路开启，输入电压采样信号Va0通过设定的第二电流源Ib对地放电。5.根据权利要求1至4任一所述的控制电路，其特征在于：所述控制电路还包括泄放电路；所述泄放电路包括第二电流源Ib、第二开关管Q2；所述第二电流源Ib的输出耦接第二开关管Q2。6.根据权利要求1所述的控制电路，其特征在于：所述控制电路还包括计时器延迟时间获取单元，所述计时器延迟时间获取单元根据输入电压采样信号的频率确定计时器的延迟时间，并将获取的数据发送至所述泄放控制电路；所述控制电路还包括AC频率采样电路，AC频率采样电路用以获取输入电压采样信号Va0的频率；所述AC频率采样电路连接所述计时器延迟时间获取单元，所述计时器延迟时间获取单元根据接收到的输入电压采样信号Va0的频率确定计时器延迟时间。7.根据权利要求6所述的控制电路，其特征在于：若输入电压采样信号Va0为固定输入频率，或频率变化范围小于设定值，所述计时器延迟时间获取单元将计数器延迟时间设定为第一时间；若输入电压采样信号Va0的频率变化大于设定值，所述计时器延迟时间获取单元通过峰值电压采样确定输入电压采样信号Va0的频率，并根据频率调整第二参考电压V-的值，使计时器延迟时间满足设定要求。8.根据权利要求6所述的控制电路，其特征在于：所述AC频率采样电路包括：第三比较器U3、D...

【专利技术属性】
技术研发人员：俞秀峰，张波，金伟祥，
申请(专利权)人：杭州必易微电子有限公司，
类型：发明
国别省市：浙江,33