三维堆栈式CIS及其形成方法技术

一种三维堆栈式CIS及其形成方法，所述方法包括：提供逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；在所述逻辑金属互连结构的表面形成焊球；提供承载晶圆，将所述承载晶圆与所述逻辑晶圆的正面通过第一键合层进行键合，所述第一键合层覆盖所述焊球；提供像素晶圆，所述像素晶圆的正面具有像素金属互连结构；将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合；去除所述承载晶圆与所述第一键合层，以暴露出所述焊球。本发明专利技术方案可以利用焊球实现BGA封装。

Three-dimensional Stack CIS and Its Formation Method

【技术实现步骤摘要】
三维堆栈式CIS及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种三维堆栈式CIS及其形成方法。
技术介绍
图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOSImageSensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。三维堆栈式(3D-Stack)CIS被开发出来，以支持对更高质量影像的需求。具体而言，3D-StackCIS可以对逻辑晶圆以及像素晶圆分别进行制作，进而将所述逻辑晶圆的正面以及所述像素晶圆的正面键合，由于像素部分和逻辑电路部分相互独立，因此可针对高画质的需求对像素部分进行优化，针对高性能的需求对逻辑电路部分进行优化。在具体实施中，可以采用穿透硅通孔(ThroughSiliconVia，TSV)技术在逻辑晶圆与像素晶圆内分别形成金属互连结构，进而在晶圆之间进行垂直导通，满足晶圆之间的互连功能。球栅阵列(BallGridArray，BGA)封装技术为应用在集成电路上的一种表面黏着技术，可以用于永久固定如微处理器之类的的装置。BGA封装能提供比其他如双列直插封装(Dualin-linepackage)或四侧引脚扁平封装(QuadFlatPackage)所容纳更多的接脚，整个装置的底部表面可全作为接脚使用，而不是只有周围可使用，比起周围限定的封装类型还能具有更短的平均导线长度，以具备更佳的高速效能。然而，在现有技术中形成的三维堆栈式CIS难以配合焊球阵列封装技术(BallGridArray，BGA)。
技术实现思路
本专利技术解决的技术问题是提供一种三维堆栈式CIS及其形成方法，可以利用焊球实现BGA封装。为解决上述技术问题，本专利技术实施例提供一种三维堆栈式CIS的形成方法，包括：提供逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；在所述逻辑金属互连结构的表面形成焊球；提供承载晶圆，将所述承载晶圆与所述逻辑晶圆的正面通过第一键合层进行键合，所述第一键合层覆盖所述焊球；提供像素晶圆，所述像素晶圆的正面具有像素金属互连结构；将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合；去除所述承载晶圆与所述第一键合层，以暴露出所述焊球。可选的，在去除所述承载晶圆与所述第一键合层之前，还包括：自所述像素晶圆的背面，对所述像素晶圆以及所述逻辑晶圆进行刻蚀以形成TSV沟槽，所述TSV沟槽暴露出所述逻辑金属互连结构的一部分，以及暴露出所述像素金属互连结构的一部分；向所述TSV沟槽内填充导电材料，以形成TSV导通结构。可选的，在自所述像素晶圆的背面，对所述像素晶圆以及所述逻辑晶圆进行刻蚀以形成TSV沟槽之前，所述的三维堆栈式CIS的形成方法还包括：自所述像素晶圆的背面对所述像素晶圆进行减薄。可选的，在提供像素晶圆之前，所述的三维堆栈式CIS的形成方法还包括：自所述逻辑晶圆的背面对所述逻辑晶圆进行减薄。可选的，所述第一键合层为基于临时键合胶的临时键合层。可选的，所述像素晶圆的正面与所述逻辑晶圆的背面通过第二键合层进行键合，在将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合之前，所述的三维堆栈式CIS的形成方法还包括：在所述逻辑晶圆的背面形成介质层，所述介质层的应力方向与所述第二键合层的应力方向相反。可选的，所述焊球的材料为锡或银锡合金。为解决上述技术问题，本专利技术实施例提供一种三维堆栈式CIS，包括：逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；焊球，位于所述逻辑金属互连结构的表面；像素晶圆，所述像素晶圆的正面具有像素金属互连结构，所述像素晶圆的正面与所述逻辑晶圆的背面键合。可选的，所述的三维堆栈式CIS还包括：TSV沟槽，位于所述像素晶圆以及所述逻辑晶圆内，所述TSV沟槽的开口位于所述像素晶圆的背面，所述TSV沟槽暴露出所述逻辑金属互连结构的一部分表面，以及暴露出所述像素金属互连结构的一部分表面；TSV导通结构，位于所述TSV沟槽内。可选的，所述的三维堆栈式CIS还包括：介质层，位于所述逻辑晶圆的背面；第二键合层，位于所述介质层与所述像素晶圆的正面之间；其中，所述介质层的应力方向与所述第二键合层的应力方向相反。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：在本专利技术实施例中，提供逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；在所述逻辑金属互连结构的表面形成焊球；提供承载晶圆，将所述承载晶圆与所述逻辑晶圆的正面通过第一键合层进行键合，所述第一键合层覆盖所述焊球；提供像素晶圆，所述像素晶圆的正面具有像素金属互连结构；将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合；去除所述承载晶圆与所述第一键合层，以暴露出所述焊球。采用上述方案，通过设置首先在逻辑金属互连结构的表面形成焊球，进而利用承载晶圆进行承载晶圆与逻辑晶圆的第一次键合，然后再对逻辑晶圆的背面与像素晶圆的正面进行第二次键合，可以使得逻辑晶圆的正面背对键合区域，且焊球暴露在外，从而能够利用焊球实现BGA封装。进一步，在本专利技术实施例中，通过形成TSV沟槽以及TSV导通结构，可以在晶圆之间进行垂直导通，满足晶圆之间的互连功能，避免由于采用逻辑晶圆的背面与像素晶圆的正面进行键合，而对互连功能产生影响。进一步，所述第一键合层的材料为基于临时键合胶的临时键合材料，从而可以在键合后，便于去除所述第一键合层，以暴露出所述焊球，从而能够利用焊球实现BGA封装。进一步，在所述逻辑晶圆的背面形成介质层，所述介质层的应力方向与所述第二键合层的应力方向相反，从而可以利用介质层降低晶圆的应力，避免裂缝的产生，提高器件品质。附图说明图1至图3是现有技术中一种三维堆栈式CIS的形成方法中各步骤对应的器件剖面结构示意图；图4是本专利技术实施例中一种图像传感器的形成方法的流程图；图5至图10是本专利技术实施例中一种图像传感器的形成方法中各步骤对应的器件剖面结构示意图。具体实施方式在现有的三维堆栈式CIS技术中，先将像素晶圆与承载晶圆键合，然后对像素晶圆进行减薄后，将其自背面与逻辑晶圆进行二次键合。图1至图3是现有技术中一种三维堆栈式CIS的形成方法中各步骤对应的器件剖面结构示意图。参照图1，提供像素晶圆120，所述像素晶圆120的正面具有像素金属互连结构122，提供承载晶圆100，将所述承载晶圆100与所述像素晶圆120的正面通过第一键合层102进行键合。参照图2，自所述像素晶圆120的背面对所述像素晶圆120进行减薄，提供逻辑晶圆110，所述逻辑晶圆110的正面具有逻辑金属互连结构112，将所述像素晶圆120的背面与所述逻辑晶圆110的正面通过第二键合层111进行键合。其中，所述第一键合层102以及第二键合层111可以为常规的键合材料层，例如为基于正硅酸乙酯(TEOS)的键合层。在具体实施中，可以通过对像素晶圆120进行减薄，得到更好的成像效果，并且由于后续工艺中需要形成TSV沟槽以及TSV导通结构，以在像素金属互连结构122与逻辑金属互连结构112与之间进行垂直导通，通过对像素晶圆120进行减薄，可以降低形成TSV导通结构的工艺复杂度。参照图3，去除所述承载晶圆100与所述第一键合层102，以形成三维堆栈式CIS。本专利技术的专利技术人经过研究发现，在现有技术中，逻辑晶圆110本文档来自技高网...

【技术保护点】
1.一种三维堆栈式CIS的形成方法，其特征在于，包括：提供逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；在所述逻辑金属互连结构的表面形成焊球；提供承载晶圆，将所述承载晶圆与所述逻辑晶圆的正面通过第一键合层进行键合，所述第一键合层覆盖所述焊球；提供像素晶圆，所述像素晶圆的正面具有像素金属互连结构；将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合；去除所述承载晶圆与所述第一键合层，以暴露出所述焊球。

【技术特征摘要】
1.一种三维堆栈式CIS的形成方法，其特征在于，包括：提供逻辑晶圆，所述逻辑晶圆的正面具有逻辑金属互连结构；在所述逻辑金属互连结构的表面形成焊球；提供承载晶圆，将所述承载晶圆与所述逻辑晶圆的正面通过第一键合层进行键合，所述第一键合层覆盖所述焊球；提供像素晶圆，所述像素晶圆的正面具有像素金属互连结构；将所述像素晶圆的正面与所述逻辑晶圆的背面进行键合；去除所述承载晶圆与所述第一键合层，以暴露出所述焊球。2.根据权利要求1所述的三维堆栈式CIS的形成方法，其特征在于，在去除所述承载晶圆与所述第一键合层之前，还包括：自所述像素晶圆的背面，对所述像素晶圆以及所述逻辑晶圆进行刻蚀以形成TSV沟槽，所述TSV沟槽暴露出所述逻辑金属互连结构的一部分，以及暴露出所述像素金属互连结构的一部分；向所述TSV沟槽内填充导电材料，以形成TSV导通结构。3.根据权利要求2所述的三维堆栈式CIS的形成方法，其特征在于，在自所述像素晶圆的背面，对所述像素晶圆以及所述逻辑晶圆进行刻蚀以形成TSV沟槽之前，还包括：自所述像素晶圆的背面对所述像素晶圆进行减薄。4.根据权利要求1所述的三维堆栈式CIS的形成方法，其特征在于，在提供像素晶圆之前，还包括：自所述逻辑晶圆的背面对所述逻辑晶圆进行减薄。5.根据权利要求1所述的三维堆栈式CIS的形成方法，其特征在于...

【专利技术属性】
技术研发人员：晁阳，黄晓橹，新居英明，马星，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32