包括相变材料层的半导体存储器件及其制造方法技术

本发明专利技术实施例涉及包括相变材料层的半导体存储器件及其制造方法。设置在衬底上方的半导体存储器件包括共用电极、围绕共用电极的选择材料层和与选择材料层接触的多个相变材料层。

Semiconductor memory device including phase change material layer and its manufacturing method

【技术实现步骤摘要】
包括相变材料层的半导体存储器件及其制造方法
本专利技术实施例涉及包括相变材料层的半导体存储器件及其制造方法。
技术介绍
相变随机存取存储器(PCRAM)是一种利用不同的电阻相位和相变材料相位间的热感应相变的非易失性存储器件。PCRAM由许多单元组成，每个单元均独立工作。PCRAM单元主要包括加热器和电阻器，其是主要由可逆相变材料制成的数据存储元件，以针对逻辑“0”状态和“1”状态提供至少两个显著不同的电阻率。为了从PCRAM单元读取状态(数据)，将足够小的电流施加至相变材料而不触发加热器产生热量。以这种方式，可以测量相变材料的电阻率，并且可以读取表示电阻率的状态，即，高电阻率的“0”状态或低电阻率的“1”状态。为了在PCRAM单元中写入状态(数据)，例如为了写入表示相变材料的低电阻率相的“1”状态，将中等电流施加至加热器，该加热器产生热量，以用于在高于相变材料的结晶温度但低于相变材料的熔化温度的温度下退火相变材料的一段时间以实现结晶相。为了写入表示相变材料的高电阻率相的“0”状态，将非常大的电流施加至加热器以产生热量，以在高于相变材料的熔化温度的温度下熔化相变材料；并且突然切断电流以将温度降低至低于相变材料的结晶温度以淬火并且稳定相变材料的非晶结构以实现高电阻逻辑“0”状态。非常大的电流可以是脉冲形式。
技术实现思路
根据本专利技术的一些实施例，提供了一种设置在衬底上方的半导体存储器件，包括：共用电极；选择材料层，围绕所述共用电极；以及多个相变材料层，与所述选择材料层接触。根据本专利技术的另一些实施例，还提供了一种半导体存储器件，包括：场效应晶体管(FET)，设置在衬底上方并且具有栅极、源极和漏极；共用电极，电连接至所述场效应晶体管的漏极；选择材料层，围绕所述共用电极；多个相变材料层，分别与所述选择材料层接触；以及多个上电极，分别电连接至所述多个相变材料层。根据本专利技术的又一些实施例，还提供了一种用于在衬底上方制造半导体存储器件的方法中，所述方法包括：形成多条导线，所述多条导线垂直堆叠在垂直于所述衬底的表面的第一方向上，并且由一个或多个层间介电(ILD)层分隔开；通过蚀刻所述多条导线和所述一个或多个层间介电层形成开口；通过使所述开口中的所述多条导线凹进形成多个腔；在所述多个腔中形成多个相变材料层；形成与所述多个相变材料层接触的选择材料层；以及形成与所述选择材料层接触的共用电极。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A示出了根据本专利技术的实施例的PCRAM的俯视图。图1B示出了沿着图1A的切割线X1-X1的PCRAM的截面图。图2示出了根据本专利技术的实施例的PCRAM的电路图。图3A示出了根据本专利技术的实施例的与PCRAM一起使用的垂直场效应晶体管(VFET)的截面图，图3B示出了图3A的VFET的俯视图。图4A示出了根据本专利技术的实施例的与PCRAM一起使用的MOSFET的截面图，并且图4B示出了根据本专利技术的实施例的与PCRAM一起使用的鳍式场效应晶体管(FinFET)的截面图。图5示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图6示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图7示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图8示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图9示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图10示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图11示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图12示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图13示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图14示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图15示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图16示出了根据本专利技术的实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图17示出了根据本专利技术的另一实施例的PCRAM的顺序制造工艺的各个阶段的一个的截面图。图18示出了根据本专利技术的另一实施例的PCRAM的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，术语“由...制成”可以意味着“包括”或“由......组成”。在本专利技术中，除非另有说明，否则短语“A、B和C中的一个”意味着“A、B和/或C”(A、B、C、A和B、A和C、B和C或A、B和C)，并且不意味着来自A的一个元件、来自B的一个元件和来自C的一个元件。图1A示出了根据本专利技术的实施例的PCRAM的俯视图。图1B示出了沿着图1A的切割线X1-X1的PCRAM的截面图。在本专利技术中，多个相变材料(PCM)层垂直堆叠在具有共用电极的一个存储元件中。在本专利技术中，垂直方向(Z方向)是垂直于衬底表面的方向，并且横向或水平方向(例如，X方向)平行于衬底表面的方向。如图1A和图1B所示，相变存储器(PCM)元件100包括共用电极110、选择材料层120和多个PCM层130。在一些实施例中，共用电极110设置在下电极90上。下电极90电连接至场效应晶体管(FET)的漏极。共用电极110具有在下电极90上方垂直延伸(Z方向)的柱状形状。在一些实施例中，在俯视图中(或者在与衬底平行的平面上的截面图中)，共用电极110具有圆形、椭圆形、具有圆角的方形、具有圆角的矩形或具有圆角的多边形。在特定实施例中，该形状是在X方向上延伸的椭圆形。在一些实施例中，共用电极110的直径(俯视图中的最大宽度)在从约5nm至约50nm的范围内，并且在其它实施例中，在从约10nm至约30nm的范围内。在一些实施例中，共用电极110包括选自TiN、TaN和TiAlN组成的组的一种或多种。选择材料层120是用于减少或避免来自沿电阻网络传递的工作存储单元或其它存储单元的本文档来自技高网...

【技术保护点】
1.一种设置在衬底上方的半导体存储器件，包括：共用电极；选择材料层，围绕所述共用电极；以及多个相变材料层，与所述选择材料层接触。

【技术特征摘要】
2018.02.27 US 15/906,8271.一种设置在衬底上方的半导体存储器件，包括：共用电极；选择材料层，围绕所述共用电极；以及多个相变材料层，与所述选择材料层接触。2.根据权利要求1所述的半导体存储器件，其中：所述共用电极具有在垂直于所述衬底的表面的第一方向上延伸的柱状形状，以及所述多个相变材料层布置在所述第一方向上，其中，一个或多个层间介电(ILD)层插入在所述多个相变材料层之间。3.根据权利要求2所述的半导体存储器件，其中，所述多个相变材料层的每个均围绕所述选择材料层。4.根据权利要求3所述的半导体存储器件，其中，所述多个相变材料层的每个均具有环形形状。5.根据权利要求1所述的半导体存储器件，其中，所述选择材料层包括在所述第一方向上延伸并且设置在所述共用电极上的垂直延伸部分以及在与所述衬底的表面平行的第二方向上从所述垂直延伸部分延伸并且分别与所述多个相变材料层接触的多个凸缘部分。6.根据权利要求1所述的半导体存储器件，其中，所述多个相变材料层均包括选自由Ge、Ga、Sn和In组成的组的一种或多种以及选自由Sb和Te组成的组的一种或多种。7.根据...

【专利技术属性】
技术研发人员：吴昭谊，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71