一种叠加式多芯片QFN封装方法技术

本发明专利技术公开了一种叠加式多芯片QFN封装方法，通过设置厚度为0.025mm胶层的胶膜的来替代传统厚度为0.05mm的银浆，使得芯片整体高度降低0.025mm。采用20um软铜线的反向键合方式，将最大高度仅有0.1mm的植球点设置在顶层的中间晶圆上，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接，使得芯片整体高度降低0.1mm，满足QFN封装要求，同时，能有效加大中间晶圆与第一晶圆连接的线弧长度，一方面是提高了作业可行性，另一方面长线弧能应力低，有效提高连接的可靠性；采用25um软铜线的的常规键合方式，能有效降低生产成本。

An Overlay Multi-Chip QFN Packaging Method

【技术实现步骤摘要】
一种叠加式多芯片QFN封装方法
本专利技术涉及一种封装方法，尤其涉及一种叠加式多芯片QFN封装方法。
技术介绍
随着IC芯片行业的发展，电子产品微型趋势，对封装产品的要求越来越高，产品厚度薄型化，体积小型化，功能多型化已成主流。QFN产品就是满足以上要求，但是常见的大部分产品单一的IC，或者2颗IC芯片，或多颗小IC芯片同时放在一个平面上的封装形式。如果3个IC必须组装在一颗产品里面，实行多功能性，但是芯片面积超过了产品基座平面或者非常接近，无法平放时，就必然想到叠加封装。但是众所周知，QFN产品的厚度本身就只有0.75mm，而芯片厚度0.2mm,叠加就是0.4mm，再加上2次银胶厚度0.05mm，以及线弧高度0.2mm整体就0.65mm，再加上激光打标字体深度，根本就无法实现。另外叠加芯片之间的焊接就更困难，毕竟不在一个平面上，会有共振性，导致焊线时反弹，特别是两颗IC之间的使用铜线焊接，就更加困难了，而使用金线成本会很高。鉴于上述缺陷，实有必要设计一种叠加式多芯片QFN封装方法。
技术实现思路
本专利技术的目的在于提供一种叠加式多芯片QFN封装方法，该封装方法采用反向键合方式和胶膜，能有效降低芯片的整体高度和制造成本。为解决上述技术问题，本专利技术提供一种叠加式多芯片QFN封装方法，该叠加式多芯片QFN封装方法包括以下步骤：1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：a)将贴膜机升温至65℃；b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4-0.5MPa，所述胶膜包括胶层和PET膜层；d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3-5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6-6.5h，所述的烤箱温度为175℃9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3-3.5h，所述的烤箱温度为150℃；10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。本专利技术进一步的改进如下：进一步的，所述步骤1)中胶层与第二芯片晶圆片之间的粘接力为胶层与PET膜层之间的粘接力的1.2-1.3倍。进一步的，所述步骤1)中胶层的厚度为0.022-0.028mm。进一步的，所述步骤2)中烘烤的温度为170-180℃。进一步的，所述步骤3)中第一段加热区的工作温度为130-135℃。进一步的，所述步骤3)中第二段加热区的工作温度为150-155℃。进一步的，所述步骤8)中耐高温钢化玻璃的厚度为10mm。与现有技术相比，该叠加式多芯片QFN封装方法通过设置厚度为0.025mm胶层的胶膜的来替代传统厚度为0.05mm的银浆，使得芯片整体高度降低0.025mm。采用20um软铜线的反向键合方式，将最大高度仅有0.1mm的植球点设置在顶层的中间晶圆上，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接，使得芯片整体高度降低0.1mm，满足QFN封装要求，同时，能有效加大中间晶圆与第一晶圆连接的线弧长度，一方面是提高了作业可行性，另一方面长线弧能应力低，有效提高连接的可靠性；采用25um软铜线的的常规键合方式，能有效降低生产成本。采用二次的等离子清洗，能有效去除晶圆表面的除异物和氧化物，提升键合良率。附图说明图1示出本专利技术流程图具体实施方式实施例1如图1所示，一种叠加式多芯片QFN封装方法，该封装方法包括以下步骤：1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：a)将贴膜机升温至65℃；b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4MPa，所述胶膜包括胶层和PET膜层；d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30min；5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30min；7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线本文档来自技高网...

【技术保护点】
1.一种叠加式多芯片QFN封装方法，其特征在于该封装方法包括以下步骤：1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：a)将贴膜机升温至65℃；b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4‑0.5MPa，所述胶膜包括胶层和PET膜层；d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3‑5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30‑35min；5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球点。6)二次清洗：将步骤5)制得的集成芯片框架放入等离子清洗机进行自动清洗30‑35min；7)二次键合：将步骤6)制得的集成芯片框架放到装有25um软铜线的键合机上，将第一晶圆与引线框架的引脚通过所述的25um软铜线连接起来。8)塑封固化：将步骤7)制得的集成芯片框架放置在模压机上进行塑封制得塑封芯片框架，再将塑封好的塑封芯片框架置入料框中，相邻两层的塑封芯片框架间放置耐高温钢化玻璃，并在顶层放置配置块，随后将料框置入烤箱进行烘烤6‑6.5h，所述的烤箱温度为175℃9)电镀：先将步骤8)制得的塑封芯片框架进行电镀锡处理，在将所述的塑封芯片框架放置于烤箱进行烘烤3‑3.5h，所述的烤箱温度为150℃；10)切割：先将步骤9)制得的塑封芯片框架贴在粘性UV膜上，再使用切割机进行分割制得独立的单颗芯片，随后使用UV膜解胶机解胶使芯片与UV膜剥离脱落制得成品。...

【技术特征摘要】
1.一种叠加式多芯片QFN封装方法，其特征在于该封装方法包括以下步骤：1)减薄划片，先将第一芯片晶圆片和第二芯片晶圆片通过研磨机减薄到150um的厚度，再通过划片机将第一芯片晶圆片切割成若干单颗第一晶圆备用，将第二芯片晶圆片采用以下方法切割备用：a)将贴膜机升温至65℃；b)将第二芯片晶圆片的背面向上放置于贴膜机工作台顶部；c)将胶膜放置于在第二芯片晶圆片的背面并将胶膜与第二芯片晶圆片之间的空气抽出，随后，使用压力机垂直胶膜施加正压力使胶膜与第二芯片晶圆片粘合，所述正压力为0.4-0.5MPa，所述胶膜包括胶层和PET膜层；d)通过划片机对第二芯片晶圆片进行切割划片制得中间晶圆，所述划片机的切割深度等于胶层的厚度和第二芯片晶圆片的厚度之和；2)一次装片烘烤：先将步骤1)制得的第一晶圆放在装片机上，使用银浆作为黏合物，将第一晶圆以矩阵的形式装载到引线框架载体上，再将装有第一晶圆的引线框架放入烤箱并持续通入纯氮气，烘烤2.5h后取出自然冷却至室温；3)二次装片烘烤：将步骤2)制得的引线框架载体放在具备有两段加热轨道的装片机上，当所述的引线框架载体移到第一段加热区时，使用装片机焊头将中间晶圆吸取放置在第一晶圆顶端，随后，将所述的引线框架载体继续移动至第二段加热区，停留3-5s后取出所述的引线框架载体并将其放入烤箱，同时，通入纯氮气烘烤30min后取出自然然冷却至室温制得集成芯片框架。4)一次清洗：将步骤3)制得的集成芯片框架放入等离子清洗机进行自动清洗30-35min；5)一次键合：将步骤4)制得的集成芯片框架放置于装有20um软铜线的键合机上，使用BSOB键合方式将第一晶圆和中间晶圆通过20um软铜线连接起来，所述的第一晶圆设置焊点，所述的中间晶圆设置植球...

【专利技术属性】
技术研发人员：彭勇，谢兵，赵从寿，韩彦召，王钊，周根强，金郡，唐振宁，倪权，张振林，
申请(专利权)人：池州华宇电子科技有限公司，
类型：发明
国别省市：安徽,34