间接带隙发光器件制造技术

间接带隙发光器件包括：非单晶间接带隙半导体材料的第一体。在第一体中，形成有两个区：具有第一掺杂类型和第一掺杂浓度的第一区以及具有第二掺杂类型和第二掺杂浓度的第二区。在第一区与第二区之间形成有结，其中端子排布连接至第一体且被布置成对结进行反向偏置以发光。从半导体的沉积层形成第一体以形成基板的组成部分。集成电路可以包括发光器件和单晶间接带隙半导体材料的第二体。第三体可以将第一体和第二体彼此分开并且电绝缘。

Indirect bandgap light emitting devices

【技术实现步骤摘要】
【国外来华专利技术】间接带隙发光器件
本公开通常涉及光电器件并且更特别地涉及由间接带隙半导体材料制造的发光器件。
技术介绍
硅发光硅是制造几乎所有现代电子器件中的电子集成电路(IC)所选的主要材料。用于IC制造的主要制造技术是CMOS(互补金属氧化物半导体)，CMOS利用硅的能力来外延生长用作栅极绝缘层的特别高质量的热氧化物以在单个芯片上创建双极性的晶体管器件。尽管硅很适合集成电子，但由于其间接带隙材料的特性，硅是不良的光学发射器。尽管如此，硅发光器的可行性可能是非常有用的。这已经是学术和商业的许多出版物以及大量专利公开的主题。形成集成电路的一部分的光发射器可以在各种应用中具有大的商业价值。通常通过如下两者任一来创建从半导体材料的光发射：1)正向偏置pn结；或2)反向偏置pn结至击穿点，通常通过雪崩机制或齐纳机制或两者的组合，引起所谓的热载流子电致发光的现象。在正向偏置的情况下，光发射由扩散的少数载流子的复合引起，其中发射谱在材料的大约在带隙能量的中心处。在GaAs或其他直接带隙材料中，这个过程相对快且高效。在间接带隙材料例如硅和锗中，这是非常慢且效率低的过程。当反向偏置结直到击穿时，由于由大电场激发的高能量(热)载流子之间的若干类型的相互作用而发生热载流子电致发光，得到从约300纳米至约1000纳米的范围的广谱光发射。与声子辅助电子-空穴复合不同，与间接带隙材料的正向偏置情况相比，这个过程通常很快。为了将这些发光器件集成至集成电路或微芯片中，必要的是，使用与用于制造晶体管和其他有源半导体器件的相似方法来在有源半导体材料中创建和配置pn结。有源器件通常指代采用pn结的器件，其中pn结被配置成基于其半导体特性执行特定功能或活动。当单片集成在芯片上时，这些器件结构被形成为靠近且抵靠单晶半导体材料的单晶(即，长程均相晶体结构)体的表面。该表面区域通常被称为有源层或器件层，即这些有源器件所在的单晶层。由于增加的电子和空穴迁移率、决定器件性能的参数，高质量的单结晶材料(或单晶材料)优选用于有源器件。通过离子注入、气体扩散或能够将掺杂杂质引入单晶体的任何工艺来形成n-区和p-区。随后，通过形成在器件层的顶部上生长或沉积的附加层来完成有源层中形成的器件，并且该有源层中形成的器件可以包括热生长氧化物层、沉积晶体管栅极层、沉积绝缘材料层、金属层和“过孔”结构(垂直穿过绝缘层以建立不同层之间的电接触的结构)等以能够电接入形成在芯片上的电子器件。基于由所谓的初始层引入的差异，有源层可以分类为如下任一种：1.有源层可以指靠近单晶半导体材料的本体的表面的层，其中本体的剩余部分不参与嵌入在有源层中的器件的行为。本体的剩余部分通常被称为体或基板。这常见于或指代初始材料是一片单晶硅片的标准体CMOS制造工艺。2.有源层可以指绝缘材料的顶部上的单晶层，该单晶层通过该绝缘层与体分开。这种处理技术的示例是绝缘体上硅(SOI)，一种包括单晶半导体材料的薄的主层的制造技术，在该薄的主层中形成与单晶体材料电绝缘的器件(在这种情况下单晶体材料用作机械稳定性的载体(handle))。这些功能由初始晶片确定。在制造期间，器件通过掺杂n-区和p-区形成，而垂直蚀刻和后续的氧化物沉积允许产生半导体“岛”，该半导体“岛”在特定的条件下提供优异的电性能。尽管载体通常是电气不活动的，存在单晶体或载体可以用作次级有源体的现有技术(US683801)。这在商业SOI制造工艺中是不常见的。现有公开中的当前示例使用标准工艺技术形成的发光器件面临许多设计和性能挑战。一个这样的挑战在于光的提取效率。在标准商业CMOS工艺中，形成为体硅本体(bulksiliconbody)的组成部分的pn结各向同性地(即，在所有的方向均匀地)产生光。根据表面几何形状，产生的光的至少一半在体的表面处被反射回并且被体材料本身再吸收。这可以以至少以下两种方式部分被缓解或改善：1.体CMOS中的器件层的表面的修改可以提高提取效率。在US9117970中，器件层的表面处的几何形状被改变以产生来自标准体CMOS晶片的更良好的光发射。2.可以通过如下方式在SOICMOS工艺的器件层中创建光源，光可以被从体反射：通过隔离层(该埋层通常用硅氧化物SiO2形成)将单晶材料的薄层与体材料分开。材料的不同折射率产生附加的界面，光被从该界面从体反射出去，提高了提取的几率和效率。例如，US8669564公开了SOICMOS上的单晶半导体材料的发光器件，其中发光器件被嵌入在有源层或器件层中，由此提高提取效率。SOICMOS晶片约比等同的标准体CMOS晶片贵三倍。SOICMOS优于其体对应物的另一益处是其除了器件层中的常用晶体管器件之外，有限利用载体材料创建简单电路结构的能力。US6838301公开在SOI技术中的有源像素设计，由此次级单晶体或载体(初级是器件层)被掺杂以形成检测元件。单晶材料的薄初级层随后用于实现支持电路。US6838301的公开示出与在同一集成电路上使用两个有源层相关联的较小几何形状和较小集成度的益处。因此，SOICMOS保持优于体CMOS的独特优势。原因基于以下事实：器件层与半导体材料的体或载体本体分开。公开的目的因此，本公开的目的是以间接带隙半导体材料的非单晶层建立发光器件，该发光器件整体地形成在同一基板的顶部上并且作为同一基板的一部分，申请人认为，相对于标准体CMOS处理技术这带来SOICMOS器件的优势和改善的性能。间接带隙半导体材料的非单晶层可以通过隔离材料与单晶间接带隙半导体材料的任何层电隔离。申请人还认为，通过使用非单晶材料来实现发光结和用于实现其他器件例如检测元件的电分离的单晶层的组合，产生许多应用，应用之一是在光隔离器中的电隔离。
技术实现思路
在权利要求书中概括了本公开的内容。在下文可以重复本公开的类似或附加方面。因此，本公开提供一种间接带隙发光器件，包括：非单晶间接带隙半导体材料的第一体；形成在具有第一掺杂类型和第一掺杂浓度的第一体的第一区与具有第二掺杂类型和第二掺杂浓度的第一体的第二区之间的至少一个结；连接至第一体并且被布置成反向偏置形成在第一区与第二区之间的结以发光的端子排布，由此发光器件整体地形成为单个基板的一部分以及由此发光器件形成在半导体的沉积层中以形成基板的组成部分。第一掺杂类型可以不同于第二掺杂类型。第一掺杂浓度可以不同于第二掺杂浓度。现有技术依赖于通过形成存在于集成电路中的单晶体中的pn结来创建光源。作为在这些单晶器件层中实现光源的替代，本公开用于利用沉积的间接带隙半导体的非单晶层，该非单晶层形成集成电路的组成部分。该层可以具有多晶性质或者甚至可以是完全非单晶的。关键的不同在于：这些层作为用于制造集成电路的制造工艺的一部分被沉积，而单晶层被预先形成或者从存在的晶种或单晶结构外延生长。申请人认为，将发光区的创建限制于这些单晶层是非必须的，并且通过打破这个限制来获得某些独特的优势。根据应用的经验，申请人还有理由认为，发光非常独立于材料的晶体结构，并且无论材料是否具有可以表征为例如主要为单晶的单一晶体的规则的晶体结构，或者是否包含例如表征为多晶的具有晶粒边界的晶体，或者材料是否具有例如为非晶的无规则晶体结构，间接带隙半导体材料都将发光。通过在基板上沉积层，可以形成光发射器，无论基本文档来自技高网...

【技术保护点】
1.一种间接带隙发光器件，包括：非单晶间接带隙半导体材料的第一体；具有第一掺杂类型和第一掺杂浓度的所述第一体的第一区；具有第二掺杂类型和第二掺杂浓度的所述第一体的第二区；在所述第一区与所述第二区之间形成的至少一个结；端子排布，连接至所述第一体且被布置成反向偏置所述结以发光；以及基板，由此所述第一体整体地形成为所述基板的一部分，并且由此，从半导体的沉积层形成所述第一体以形成所述基板的组成部分。

【技术特征摘要】
【国外来华专利技术】2016.03.08 ZA 2016/015931.一种间接带隙发光器件，包括：非单晶间接带隙半导体材料的第一体；具有第一掺杂类型和第一掺杂浓度的所述第一体的第一区；具有第二掺杂类型和第二掺杂浓度的所述第一体的第二区；在所述第一区与所述第二区之间形成的至少一个结；端子排布，连接至所述第一体且被布置成反向偏置所述结以发光；以及基板，由此所述第一体整体地形成为所述基板的一部分，并且由此，从半导体的沉积层形成所述第一体以形成所述基板的组成部分。2.根据权利要求1所述的发光器件，其中，所述基板是多材料基板。3.根据权利要求1所述的发光器件，其中，所述基板是单材料基板。4.根据权利要求1所述的发光器件，其中，所述第一体的晶体结构具有从非晶跨越多晶直到但不包括单晶的连续体内的特性。5.根据权利要求4所述的发光器件，其中，所述第一体的所述晶体结构是多晶或非晶的。6.根据权利要求1所述的发光器件，其中，作为用于制造集成电路的制造工艺的一部分，所述第一体被沉积在所述基板上。7.根据权利要求1所述的发光器件，其中，所述非单晶间接带隙半导体材料是硅材料。8.一种集成电路，所述集成电路包括：根据权利要求1所述的发光器件；以及单晶间接带隙半导体材料的第二体。9.根据权利要求8所述的集成电路，其中，通过第三体将所述第一体与所述第二体分开。10.根据权利要求9所述的集成电路，其中，所述第三体被配置成将所述第一体和所述第二体彼此电隔离。11.根据权利要求9所述的集成电路，其中，所述第一体是多晶硅层。12.根据权利要求9所述的集成电路，其中，所述第二体和所述第三体形成所述基板的一部分。13.根据权利要求9所述的集成电路，其中，存在由所述非单晶材料形成的横向分布在所述单晶第二体上方的所述第一体的多个实例。14.根据权利要求9所述的集成电路，其中，存在垂直分布且形成所述第一体的多个实例的所述非单晶材料的多个层。15.根据权利要求14所述的集成电路，其中，所述多个层在所述集成电路的制造期间沉积，通过所述第三体将所述多个层中的每个层分开，其中所述第三体是不导电绝缘层。16.根据权利要求15所述的集成电路，其中，所述多个层中至少一层被用于创建被动电路元件。17.根据权利要求9所述的集成电路，其中，所述第三体包括多个层，所述多个层包括但不限于一组金属间隔离层、金属层或其他半导体材料。18.根据权利要求9所述的集成电路，其中，所述第三体包括具有所述第一体与所述第二体之间的不导电区域或绝缘区域的至少一个层。19.根据权利要求18所述的集成电路，其中，所述第三体包括热生长SiO2层、沉积SiO2层、Si3N4层、气体层、真空层或聚合物层中至少之一。20.根据权利要求9所述的集成电路，其中，在所述第二体中形成有光敏区。21.根据权利要求20所述的集成电路，其中，所述光敏区被配置成作为光检测元件工作，所述光检测元件被定位成捕获在所述第一体中生成且穿过所述第三体的光。22.根据权利要求9所述的集成电路，包括与所述第一体和所述第二体不同的非单晶间接带隙半导体材料的一个或多个辅助体。23.根据权利要求22所述的集成电路，其中，通过所述第三体将所述辅助体与所述第一体和所述第二体分开，并且其中，所述辅助体被沉积以形成所述基板的组成部分。24.根据权利要求23所述的集成电路，其中，光敏区形成在所述辅助体中。25.根据权利要求9所述的集成电路，其中，所述端子排布除外，所述第一体被所述第三体封装。26.根据权利要求9所述的集成电路，其中，所述第一体形成在所述第三体的顶部上而没有被完全地包围，由此导致所述第三体和所述第一体的部分邻...

【专利技术属性】
技术研发人员：彼得鲁斯·约翰内斯·文特尔，马里乌斯·欧热内·古森，克里斯托·让森·万·伦斯堡，尼克拉斯·马托伊斯·富尔，
申请(专利权)人：因西亚瓦控股有限公司，
类型：发明
国别省市：南非,ZA