一种高频射频识别芯片解调盲区处理的数字电路装置制造方法及图纸

本发明专利技术涉及一种高频射频识别芯片解调盲区处理的数字电路装置，包含：射频数据处理电路，使用射频输出时钟对射频输出数据进行采样处理，使处理后的数据和时钟时序关系相对固定；射频时钟处理电路，使用射频数据处理电路的输出信号对射频输出时钟进行逻辑运算，处理后的输出时钟信号可以有效避免毛刺；组合输出电路，根据解调数字电路对时钟信号和数据信号的逻辑要求，对输出数据和输出时钟进行逻辑运算，使其输出信号满足解调数字电路进行正确解码的逻辑要求。通过本装置处理后的输出数据和输出时钟，其时序关系稳定，并可有效避免时钟上的毛刺，可以满足后续解调数字电路稳定工作的需要，从而有效避免了高频射频识别芯片的盲区现象。

A Digital Circuit Device for High Frequency Radio Frequency Identification Chip Demodulation Blind Zone Processing

【技术实现步骤摘要】
一种高频射频识别芯片解调盲区处理的数字电路装置
本专利技术属于高频射频识别芯片领域，具体来讲，属于高频射频识别协议规定的非接触式射频芯片解调电路的
，包括但不限于ISO14443-A,ISO-15693,MiFare1,ISO18092,NFC等。
技术介绍
高频射频识别芯片主要遵循ISO14443,ISO-15693,MiFare1,ISO18092,NFC等协议，协议定义其载波频率为13.56MHz，副载波频率为载波频率的1/128。副载波会包括一个pause，每个副载波周期表示1比特数据，pause在1个副载波周期中出现的位置定义了当前副载波表示的数据是0或者1。读卡机以载波频率对副载波信号进行调制，并发送给射频识别芯片。也就是说，读卡机发送给射频识别芯片的调制信号，每128个载波周期表示1比特数据。解调功能电路可以实现将读卡机发送的调制后的信号进行正确解码，解出读卡器发出的数据的功能。解调功能电路一般分为解调模拟电路和解调数字电路两部分，其中解调模拟电路的主要功能：1.输出从载波中恢复出的时钟信号：射频输出时钟，恢复出的射频输出时钟频率为13.56MHz，非pause期间正常输出射频输出时钟，pause期间由于没有载波，则没有射频输出时钟输出；2.输出解调后的数据信号：射频输出数据，射频输出数据信号表现为非pause期间值为1，pause期间值为0。解调模拟电路输出的射频输出时钟和射频输出数据信号送给解调数字电路，解调数字电路的主要功能是根据收到的射频输出时钟和射频输出数据信号进行解码，解出读卡器发出的数据。解调数字电路正确工作要求解调模拟电路在输出的时钟信号即射频输出时钟和解调后的数据信号即射频输出数据时序关系要相对稳定。现实中大多数解调模拟电路性能不佳，当读卡机的场强变化或改变卡片在读卡机上的位置时，其射频输出时钟和射频输出数据的时序关系在每个pause到来时都不一样，其输出的射频输出时钟也可能会有毛刺，这样有可能会导致解调数字电路出现解码失败，射频识别芯片即会表现为盲区现象。
技术实现思路
本专利技术公开了一种高频射频识别芯片中解调盲区处理的数字电路装置，本专利技术能够适应解调模拟电路在不同场强下输出的射频输出时钟和射频输出数据两路信号时序关系不稳定的情况以及射频输出时钟可能携带毛刺的情况，可以有效解决盲区问题。为了达到上述目的，本专利技术提供一种高频射频识别芯片中解调盲区处理的数字电路装置，对解调模拟电路输出的两路信号射频输出时钟和射频输出数据进行处理，处理后的两路信号为装置输出时钟和装置输出数据，将装置输出时钟和装置输出数据再送给解调数字电路进行解码。本专利技术公开的装置包括：射频数据处理电路，射频时钟处理电路，组合输出电路。所述射频数据处理电路实现对射频输出数据进行处理的功能，其输入为射频输出时钟和射频输出数据，输出信号为射频数据处理电路输出数据，与射频时钟处理电路和组合输出电路相连。在射频数据处理电路中，射频输出时钟对射频输出数据进行采样处理，使处理后的射频数据处理电路输出数据和射频输出时钟具有固定的时序关系。所述射频时钟处理电路实现对射频输出时钟进行处理的功能，其输入信号为射频输出时钟和射频数据处理电路输出数据，输出为射频时钟处理电路输出时钟。在此电路中，由于射频数据处理电路输出数据已经和射频输出时钟有了固定的时序关系，所以根据射频数据处理电路中处理时使用的有效沿，可以将二者进行逻辑运算，这样可以有效避免逻辑运算后的时钟产生毛刺的情况发生，同时也避免了原来射频输出时钟所携带的毛刺。与射频数据处理电路输出数据进行逻辑处理后的信号为射频时钟处理电路输出时钟，它作为射频时钟处理电路的输出信号，与组合输出电路相连。所述组合输出电路实现将射频数据处理电路的输出信号射频数据处理电路输出数据和射频时钟处理电路的输出信号射频时钟处理电路输出时钟进行取反或其他逻辑运算。射频数据处理电路输出数据和射频时钟处理电路输出时钟虽然有固定的时序关系，但不一定能够满足解调数字电路对二者逻辑关系的要求，所以需要进行取反或其他逻辑运算。取反或其他逻辑运算的选择取决于其后连接的解调数字电路电路进行解码所需要的逻辑关系。组合输出电路的输出信号为组合输出电路输出数据和组合输出电路输出时钟，二者作为解调数字电路的输入。可以看出，经过所述组合输出电路的输出信号：组合输出电路输出数据和组合输出电路输出时钟，其时序关系相对稳定，且组合输出电路输出时钟没有毛刺，可以有效避免数字解调电路解码错误的情况，从而避免了射频识别芯片中在不同读卡机场强下的盲区现象。附图说明图1为本专利技术中高频射频识别芯片盲区处理的数字电路装置和解调模拟电路与解调数字电路的连接关系示意图。图2为本专利技术中高频射频识别芯片盲区处理的数字电路装置的结构图和连接示意图。具体实施方式以下根据图1和图2，具体说明本装置的较佳实施例。如图1所示，为本专利技术提供的高频射频识别芯片盲区处理的数字电路装置和解调模拟电路与解调数字电路的连接关系，其输入为射频输出时钟和射频输出数据，其输出为组合输出电路输出数据和组合输出电路数据时钟。其中射频输出时钟和射频输出数据均为解调模拟电路的输出，组合输出电路输出数据和组合输出电路输出时钟作为解调数字电路的输入。如图2所示，为本专利技术提供的高频射频识别芯片中盲区处理的数字电路装置的结构和连接关系。射频输出时钟和射频输出数据作为输入信号进入本装置，首先进入射频数据处理电路。在射频数据处理电路中，首先采用两级寄存器使用射频输出时钟信号的上升沿对射频输出数据信号进行采样处理，第二个寄存器输出的信号为射频数据处理电路输出数据。射频数据处理电路的输出信号射频数据处理电路输出数据的上升沿和下降沿都与射频输出时钟的上升沿有稳定的时序关系。射频数据处理电路输出数据作为射频输出数据处理电路的输出，分别输入到射频时钟处理电路和组合输出电路。如图2所示，射频时钟处理电路的输入为射频输出时钟和射频数据处理电路输出数据。在射频时钟处理电路中，射频数据处理电路输出数据取反并和射频输出时钟信号做或运算，运算后的信号为射频时钟处理电路输出时钟。由于射频数据处理电路输出数据和射频输出时钟的上升沿有稳定的时序关系，所以处理后的射频时钟处理电路输出时钟不会有毛刺。射频时钟处理电路输出时钟作为射频时钟处理电路的输出信号，输入到组合输出电路。如图2所示，组合输出电路的输入为射频时钟处理电路输出时钟和射频数据处理电路输出数据，分别来自射频时钟处理电路和射频数据处理电路。根据其后连接的解调数字电路的要求，本实施例中对射频时钟处理电路输出时钟和射频数据电路输出数据均做取反处理并将处理后的信号作为输出信号，输出信号为组合输出电路输出时钟和组合输出电路输出数据，二者将作为其后连接的解调数字电路的输入信号。可以看出，组合输出电路输出时钟和组合输出电路输出数据作为解调数字电路的输入信号，和模拟解调电路输出的原始信号射频输出时钟和射频输出数据相比，其相对时序关系稳定，且避免了时钟信号上的毛刺，可供解调数字电路进行稳定的解码，有效避免了解调数字电路处理时可能出现的解码错误的情况，从而避免了高频射频识别芯片中在不同场强下表现出的盲区现象。尽管本专利技术的内容已经通过上述优选实施例作了详细介绍，在本领域技术人员阅读了本文档来自技高网...

【技术保护点】
1.一种高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，包含：射频数据处理电路；射频时钟处理电路，其与所述的射频数据处理电路连接；组合输出电路，其与所述的射频数据处理电路以及射频时钟处理电路连接。

【技术特征摘要】
1.一种高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，包含：射频数据处理电路；射频时钟处理电路，其与所述的射频数据处理电路连接；组合输出电路，其与所述的射频数据处理电路以及射频时钟处理电路连接。2.如权利要求1所述的高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，所述的射频数据处理电路，在此电路中，射频输出时钟对射频输出数据进行采样处理，处理后的信号为射频数据处理电路输出数据，射频数据处理电路输出数据和射频输出时钟具有固定的时序关系。此电路的输出信号为射频数据处理电路输出数据。3.如权利要求1所述的高频射频识别芯片解调盲区处理的数字电路装置，其特征在于，所述的射频时钟处理电路，在此电路中，采用所述的射频数据处理电路的输出信号射频数据处理电路输出数据，作为输入信号...

【专利技术属性】
技术研发人员：张建伟，左卫松，
申请(专利权)人：上海明矽微电子有限公司，张建伟，
类型：发明
国别省市：上海,31