多功能三相费控电能表制造技术

本实用新型专利技术涉及一种多功能三相费控电能表，包括有主控电路、电流采样电路、电压采样电路、三相电能计量电路、LCD液晶驱动及显示电路、红外通信电路、存储电路、ESAM电路、载波通信电路、RS485通信电路、CPU卡座电路、锂电池供电电路和电源电路；CPU卡座电路分别连接有CPU卡检测电路、CPU卡读写电路、CPU卡座供电电路、CPU卡复位电路以及方波产生电路，主控电路连接有卡座电源控制电路，方波产生电路分别连接CPU卡检测电路、CPU卡读写电路、卡座电源控制电路和CPU卡复位电路；其实现多渠道远程三相费控的功能，适用于不同环境场合；而且，智能化控制CPU卡座的功耗，进而降低整体的电能消耗，具有较好的经济效益和社会效益。

Multifunctional Three-phase Fee-Controlled Electric Energy Meter

【技术实现步骤摘要】
多功能三相费控电能表
本技术涉及一种三相电能表
，尤其是指一种多功能三相费控电能表。
技术介绍
三相电能表与外界交换数据主要通信来实现，而通信方式包括红外通信、RS485通信和载波通信。现有的三相电能表往往依靠一种方式进行抄表，容易受到环境的影响，灵活性差；而且，现有三相电能表具有的CPU卡座电路往往不能控制其功耗，即在不使用的状态下，不能有效降低电能消耗，导致整体的电能消耗大，而且现有的CPU卡座电路一般不具备隔离作用，容易导致使用者接触电路造成触电危险。因此，本技术专利申请中，申请人精心研究了一种多功能三相费控电能表来解决上述问题。
技术实现思路
本技术针对上述现有技术所存在不足，主要目的在于提供一种多功能三相费控电能表，其实现多渠道远程三相费控的功能，适用于不同环境场合；而且，智能化控制CPU卡座的功耗，进而降低整体的电能消耗，具有较好的经济效益和社会效益。为实现上述之目的，本技术采取如下技术方案：一种多功能三相费控电能表，包括有主控电路、电流采样电路、电压采样电路、三相电能计量电路、LCD液晶驱动及显示电路、红外通信电路、存储电路、ESAM电路、载波通信电路、RS485通信电路、CPU卡座电路、用于供电的锂电池供电电路和电源电路；所述电流采样电路用于检测三相电的电流，所述电压采样电路的检测端与三相电连接，所述电流采样电路和电压采样电路的输出端与三相电能计量电路的输入端连接，所述三相电能计量电路的输出端与主控电路连接，所述主控电路分别连接LCD液晶驱动及显示电路、载波通信电路、红外通信电路、存储电路、ESAM电路、RS485通信电路、锂电池供电电路和CPU卡座电路；所述CPU卡座电路分别连接有用于检测是否有CPU卡插入的CPU卡检测电路、用于读写CPU卡数据的CPU卡读写电路、用于供电给CPU卡座的CPU卡座供电电路、用于复位CPU卡数据的CPU卡复位电路以及用于产生4mHz方波的方波产生电路，CPU卡检测电路、CPU卡读写电路、CPU卡复位电路和方波产生电路分别连接前述主控电路，所述主控电路还连接有用于检测到有卡插入而打开卡座电源控制的卡座电源控制电路，所述CPU卡座供电电路分别连接CPU卡检测电路和卡座电源控制电路，所述方波产生电路分别连接CPU卡检测电路、CPU卡读写电路、卡座电源控制电路和CPU卡复位电路。作为一种优选方案，所述CPU卡座电路包括CPU卡座接口、电容CD11和电阻RD24，所述CPU卡座接口具有CPU卡座引脚1至CPU卡座引脚6，CPU卡座引脚1连接CPU卡复位电路，CPU卡座引脚2连接CPU卡读写电路，CPU卡座引脚3连接方波产生电路，CPU卡座引脚4连接CPU卡检测电路，CPU卡座引脚5通过连接电容CD11连接CPU卡座引脚6，CPU卡座引脚6通过电阻RD24输出电压VCARD。作为一种优选方案，所述卡座电源控制电路包括光耦OD1、电阻RD1、电阻RD2、电阻RD3、电容CD3和三极管QD1，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80，主控引脚71通过电阻RD1连接光耦OD1的发光器的阴极，光耦OD1的发光器的阳极连接有电压VCC3，光耦OD1的受光器的一端连接方波产生电路，光耦OD1的受光器的另一端通过电阻RD2连接三极管QD1的基极，三极管QD1的基极通过电阻RD3连接三极管QD1的发射极，三极管QD1的发射极连接有CPU卡座供电电路，三极管QD1的集电极通过电容CD3接地，三极管QD1的集电极还连接电压VCARD。作为一种优选方案，所述CPU卡检测电路包括光耦OD2、电阻RD4、电容CD4、电阻RD5、电阻RD6、电阻RD7和电容CD5，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80，主控引脚70连接光耦OD2的受光器的一端，光耦OD2的受光器的一端通过电阻RD4与卡座电源控制电路连接，光耦OD2的受光器的一端通过电容CD4接地，光耦OD2的受光器的另一端接地，光耦OD2的发光器的阳极通过电阻RD5连接电阻RD6，光耦OD2的发光器的阳极连接CPU卡座供电电路，光耦OD2的发光器的阴极通过电容CD5接地，CPU卡座引脚4通过电阻RD7连接光耦OD2的发光器的阴极，CPU卡座引脚4还通过电阻RD6连接CPU卡座供电电路。作为一种优选方案，所述CPU卡复位电路包括光耦OD5、电阻RD14、电阻RD15、电阻RD16和三极管QD2，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80；主控引脚69通过电阻RD14连接光耦OD5的发光器的阴极，光耦OD5的发光器的阳极连接有电压VCC3，光耦OD5的受光器的一端连接三极管QD2的基极，三极管QD2的发射极通过电容CD7连接三极管Q2的基极，三极管QD2的发射极还连接方波产生电路，所述光耦OD5的受光器的另一端通过电阻RD15连接电压VCARD，电压VCARD通过电阻RD16连接三极管QD2的集电极，三极管QD2的集电极连接CPU卡座引脚1。作为一种优选方案，所述CPU卡读写电路包括光耦OD3、光耦OD4、电阻RD8、二极管DD1、二极管DD2、电阻RD10、电阻RD9、电阻RD11、电阻RD12、电阻RD13和电容CD6，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80；主控引脚68通过电阻RD8连接光耦OD3的发光器的阴极，光耦OD3的发光器的阳极连接有电压VCC3，光耦OD3的受光器的一端接方波产生电路，光耦OD3的受光器的另一端分别连接二极管DD1的阴极和二极管DD2的阴极，前述电压VCARD通过电阻RD9连接二极管DD1的阴极，二极管DD1的阳极通过电阻RD10连接电压VCARD；主控引脚67通过电阻RD8连接光耦OD4的受光器的一端，电压VCC3通过电阻RD11连接主控引脚67，光耦OD4的受光器的另一端接地，光耦OD4的发光器的阴极通过电容CD6连接方波产生电路，光耦OD4的发光器的阴极还连接二极管DD2的阳极，光耦OD4的发光器的阳极连接二极管DD1的阳极，CPU卡座引脚2通过电阻RD12连接光耦OD4的发光器的阴极，所述电压VCARD通过电阻RD13连接CPU卡座引脚2。作为一种优选方案，所述方波产生电路包括非门芯片UD2、电阻RD19、电阻RD17、电阻RD18、电阻RD20、电阻RD21、电阻RD22、电阻RD23、电容CD10和晶振模块，所述非门芯片UD2具有非门引脚1至非门引脚14；非门引脚1通过电阻RD17和电阻RD18连接非门引脚2，电阻RD17的两端并联晶振模块，非门引脚2连接非门引脚3，非门引脚4通过电阻RD19连接CPU卡座引脚3，非门引脚5通过电阻RD20连接非门引脚7，非门引脚9通过电阻RD23连接非门引脚7，非门引脚11通过电阻RD22连接非门引脚7，非门引脚13通过电阻RD23连接非门引脚7，非门引脚14通过电容CD10连接非门引脚7，电压VCARD连接非门引脚14，非门引脚7分别连接CPU卡检测电路、CPU卡读写电路、CPU卡复位电路和卡座电源控制电路。作为一种优选方案，所述CPU卡座供电电路包括稳压芯片UD1、极性电容ED1、电容CD1、电容CD2和本文档来自技高网...

【技术保护点】
1.一种多功能三相费控电能表，其特征在于：包括有主控电路、电流采样电路、电压采样电路、三相电能计量电路、LCD液晶驱动及显示电路、红外通信电路、存储电路、ESAM电路、载波通信电路、RS485通信电路、CPU卡座电路、用于供电的锂电池供电电路和电源电路；所述电流采样电路用于检测三相电的电流，所述电压采样电路的检测端与三相电连接，所述电流采样电路和电压采样电路的输出端与三相电能计量电路的输入端连接，所述三相电能计量电路的输出端与主控电路连接，所述主控电路分别连接LCD液晶驱动及显示电路、载波通信电路、红外通信电路、存储电路、ESAM电路、RS485通信电路、锂电池供电电路和CPU卡座电路；所述CPU卡座电路分别连接有用于检测是否有CPU卡插入的CPU卡检测电路、用于读写CPU卡数据的CPU卡读写电路、用于供电给CPU卡座的CPU卡座供电电路、用于复位CPU卡数据的CPU卡复位电路以及用于产生4mHz方波的方波产生电路，CPU卡检测电路、CPU卡读写电路、CPU卡复位电路和方波产生电路分别连接前述主控电路，所述主控电路还连接有用于检测到有卡插入而打开卡座电源控制的卡座电源控制电路，所述CPU卡座供电电路分别连接CPU卡检测电路和卡座电源控制电路，所述方波产生电路分别连接CPU卡检测电路、CPU卡读写电路、卡座电源控制电路和CPU卡复位电路。...

【技术特征摘要】
1.一种多功能三相费控电能表，其特征在于：包括有主控电路、电流采样电路、电压采样电路、三相电能计量电路、LCD液晶驱动及显示电路、红外通信电路、存储电路、ESAM电路、载波通信电路、RS485通信电路、CPU卡座电路、用于供电的锂电池供电电路和电源电路；所述电流采样电路用于检测三相电的电流，所述电压采样电路的检测端与三相电连接，所述电流采样电路和电压采样电路的输出端与三相电能计量电路的输入端连接，所述三相电能计量电路的输出端与主控电路连接，所述主控电路分别连接LCD液晶驱动及显示电路、载波通信电路、红外通信电路、存储电路、ESAM电路、RS485通信电路、锂电池供电电路和CPU卡座电路；所述CPU卡座电路分别连接有用于检测是否有CPU卡插入的CPU卡检测电路、用于读写CPU卡数据的CPU卡读写电路、用于供电给CPU卡座的CPU卡座供电电路、用于复位CPU卡数据的CPU卡复位电路以及用于产生4mHz方波的方波产生电路，CPU卡检测电路、CPU卡读写电路、CPU卡复位电路和方波产生电路分别连接前述主控电路，所述主控电路还连接有用于检测到有卡插入而打开卡座电源控制的卡座电源控制电路，所述CPU卡座供电电路分别连接CPU卡检测电路和卡座电源控制电路，所述方波产生电路分别连接CPU卡检测电路、CPU卡读写电路、卡座电源控制电路和CPU卡复位电路。2.根据权利要求1所述的多功能三相费控电能表，其特征在于：所述CPU卡座电路包括CPU卡座接口、电容CD11和电阻RD24，所述CPU卡座接口具有CPU卡座引脚1至CPU卡座引脚6，CPU卡座引脚1连接CPU卡复位电路，CPU卡座引脚2连接CPU卡读写电路，CPU卡座引脚3连接方波产生电路，CPU卡座引脚4连接CPU卡检测电路，CPU卡座引脚5通过连接电容CD11连接CPU卡座引脚6，CPU卡座引脚6通过电阻RD24输出电压VCARD。3.根据权利要求2所述的多功能三相费控电能表，其特征在于：所述卡座电源控制电路包括光耦OD1、电阻RD1、电阻RD2、电阻RD3、电容CD3和三极管QD1，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80，主控引脚71通过电阻RD1连接光耦OD1的发光器的阴极，光耦OD1的发光器的阳极连接有电压VCC3，光耦OD1的受光器的一端连接方波产生电路，光耦OD1的受光器的另一端通过电阻RD2连接三极管QD1的基极，三极管QD1的基极通过电阻RD3连接三极管QD1的发射极，三极管QD1的发射极连接有CPU卡座供电电路，三极管QD1的集电极通过电容CD3接地，三极管QD1的集电极还连接电压VCARD。4.根据权利要求2所述的多功能三相费控电能表，其特征在于：所述CPU卡检测电路包括光耦OD2、电阻RD4、电容CD4、电阻RD5、电阻RD6、电阻RD7和电容CD5，主控电路包括主控芯片UA，所述主控芯片UA具有主控引脚1至主控引脚80，主控引脚70连接光耦OD2的受光器的一端，光耦OD2的受光器的一端通过电阻RD4与卡座电源控制电路连接，光耦OD2的受光器的一端通过电容CD4接地，光耦OD2的受光器的另一端接地，光耦OD2的发光器的阳极通过电阻RD5连接电阻RD6，光耦OD2的发光器的阳极连接CPU卡座供电电路，光耦OD2的发光器的阴极通过电容CD5接地，CPU卡座引脚4通过电阻RD7连接光耦OD2的发光器的阴极，CPU卡座引脚4还通过电阻RD6连接CPU卡座供电电路。5.根据权利要求2所述的多功能三相费控电能表，其特征在于：所述CPU卡复位电路包括光耦OD5、电阻RD14、电阻RD15、电阻RD16和三极管Q...

【专利技术属性】
技术研发人员：杨觉先，丁乔乐，
申请(专利权)人：广东博立科技有限公司，
类型：新型
国别省市：广东,44