具有源/漏极区的半导体装置制造方法及图纸

提供了一种具有源/漏极区的半导体装置，该半导体装置包括：基底，具有具备突出形状的鳍有源区图案；器件隔离层图案，覆盖鳍有源区图案的下部的侧表面；分隔图案，覆盖鳍有源区图案的从器件隔离层图案的顶表面突出的部分的侧表面；以及源/漏极区，与鳍有源区图案的顶表面和分隔图案的顶表面接触。

Semiconductor devices with source/drain region

【技术实现步骤摘要】
具有源/漏极区的半导体装置本申请要求于2018年2月6日在韩国知识产权局提交的第10-2018-0014717号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及一种半导体装置，更具体地，涉及一种具有源/漏极区的半导体装置。
技术介绍
随着电子技术的发展，已需要构造成以更高速来操作的半导体装置。近年来，半导体装置的缩小已迅速发展以获得半导体装置的更高操作速度。随着半导体装置的设计规则急剧减少，在制造工艺期间电气故障已经增加。
技术实现思路
专利技术构思提供了一种具有源/漏极区的半导体装置，所述半导体装置可以减少或防止电气故障的发生并确保所需的操作特性。根据专利技术构思的一个方面，提供了一种半导体装置，所述半导体装置包括：基底，具有具备突出形状的鳍有源区图案；器件隔离层图案，覆盖鳍有源区图案的下部的侧表面；分隔图案，覆盖鳍有源区图案的从器件隔离层图案的顶表面突出的部分的侧表面；以及源/漏极区，与鳍有源区图案的顶表面和分隔图案的顶表面接触。根据专利技术构思的另一方面，提供了一种半导体装置，所述半导体装置包括：基底，具有第一鳍有源区图案和第二鳍有源区图案，第一鳍有源区图案和第二鳍有源区图案中的每个具有突出的形状；器件隔离层图案，覆盖第一鳍有源区图案和第二鳍有源区图案中的每个的下部的侧表面；第一源/漏极区，与第一鳍有源区图案接触，所述第一源/漏极区包括第一下侧单元和位于第一下侧单元上的第一上侧单元；第二源/漏极区，与第二鳍有源区图案的顶表面接触，所述第二源/漏极区包括第二下侧单元和位于第二下侧单元上的第二上侧单元。第一下侧单元和第二下侧单元中的每个具有恒定的横向宽度或在竖直方向上远离基底而减小的横向宽度，第一下侧单元的横向宽度大于第二下侧单元的横向宽度。根据专利技术构思的另一方面，提供了一种半导体装置，所述半导体装置包括：基底，具有形成在第一区域中的第一鳍有源区图案和形成在第二区域中的第二鳍有源区图案，其中，第一鳍有源区图案和第二鳍有源区图案掺杂有不同的导电类型的杂质；器件隔离层图案，分别覆盖第一鳍有源区图案和第二鳍有源区图案的下部的侧表面；分隔图案，覆盖第一鳍有源区图案的从器件隔离层图案的顶表面突出的部分的侧表面以及第二鳍有源区图案的一部分的侧表面；第一源/漏极区，包括与第一鳍有源区图案的顶表面和分隔图案的顶表面接触的第一下侧单元以及位于第一下侧单元上的第一上侧单元；第二源/漏极区，包括与第二鳍有源区图案的顶表面和分隔图案的顶表面接触的第二下侧单元以及位于第二下侧单元上的第二上侧单元。第一下侧单元和第二下侧单元中的每个具有在竖直方向上远离基底而减小的横向宽度。附图说明通过下面结合附图进行的详细描述，将会更清楚地理解专利技术构思的示例实施例，在附图中：图1是根据示例实施例的半导体装置的框图；图2A是根据示例实施例的可被包括在半导体装置的存储器区域中的存储器器件的主要组件的平面图；图2B是根据示例实施例的图2A的存储器器件的等效电路图；图3A、图3B和图3C是根据示例实施例的半导体装置的图，其中，图3A是根据示例实施例的沿着图2A的线A-A'截取的剖视图，图3B是根据示例实施例的沿着图2A的线B-B'截取的剖视图，图3C是根据示例实施例的沿着图2A的线C-C'截取的剖视图；图4A至图4D是根据示例实施例的半导体装置的图，其中，图4A是根据示例实施例的图3A的区域IV的放大剖视图，图4B至图4D是根据其它示例实施例的图3A的区域IV的放大剖视图；图5A至图5F是根据示例实施例的制造半导体装置的方法的工艺操作的剖视图，其中，图5A至图5F是与沿着图2A的线A-A'截取的剖视图对应的部分的主要组件的剖视图；图6是根据示例实施例的可被包括在半导体装置的逻辑区域中的逻辑器件的主要组件的平面图；图7A和图7B是根据示例实施例的半导体装置的图，其中，图7A是根据示例实施例的沿着图6的线VII-VII'截取的剖视图，图7B是根据另一示例实施例的与沿着图6的线VII-VII'截取的剖视图对应的部分的剖视图；图8A至图8F是根据示例实施例的制造半导体装置的方法的工艺操作的剖视图，其中，图8A至图8F是与沿着图6的线VII-VII'截取的剖视图对应的部分的主要组件的剖视图；以及图9至图11是根据示例实施例的可被包括在半导体装置的存储器区域中的存储器器件的主要组件和可被包括在半导体装置的逻辑区域中的逻辑器件的主要组件的剖视图。具体实施方式图1是根据实施例的半导体装置1的框图。参照图1，半导体装置1可以包括存储器区域10和/或逻辑区域20。存储器区域10可以包括静态随机存取存储器(SRAM)存储器器件、动态RAM(DRAM)存储器器件、磁性RAM(MRAM)存储器器件、电阻RAM(RRAM)存储器器件和相变RAM(PRAM)存储器器件中的至少一种。逻辑区域20可以包括被配置为执行期望的逻辑功能的标准单元(例如，计数器和缓冲器)。标准单元可以包括包含诸如晶体管和寄存器的多个电路元件的各种逻辑单元。逻辑单元可以构造例如AND、NAND、OR、NOR、异或(XOR)、异或非(XNOR)、反相器(INV)、加法器(ADD)、缓冲器(BUF)、延迟器(DLY)、过滤器(FIL)、多路复用器(MXT/MXIT)、OR/AND/INVERTER(OAI)、AND/OR(AO)、AND/OR/INVERTER(AOI)、D触发器、复位触发器、主从触发器和锁存器。图2A是根据示例实施例的可被包括在半导体装置的存储器区域10中的存储器器件的主要组件的平面图。图2B是根据示例实施例的图2A的存储器器件的等效电路图。图2B是作为存储器区域10的示例的SRAM存储器器件区域的等效电路图。参照图2A，存储器区域10可以包括具有线形或条形的多个鳍有源区图案120和多个栅极图案GL，所述线形或条形的多个鳍有源区图案120可以在第二方向(Y方向)上延伸并且在第一方向(X方向)上排列，所述多个栅极图案GL可以在与第二方向(Y方向)垂直的第一方向(X方向)上延伸并且在第二方向(Y方向)上排列。鳍有源区图案120可以在第一方向(X方向)上彼此分隔开，栅极图案GL可以在第二方向(Y方向)上彼此分隔开。鳍有源区图案120可以被器件隔离层图案130围绕。鳍有源区图案120可以包括可不与栅极图案GL叠置的第一鳍有源区图案122和/或第二鳍有源区图案124，以及可与栅极图案GL叠置的第三鳍有源区图案126。第一鳍有源区图案122、第二鳍有源区图案124和第三鳍有源区图案126中的每个可以是鳍有源区图案120的一部分。例如，鳍有源区图案120中的每个可以包括至少一个第一鳍有源区图案122和至少一个第三鳍有源区图案126；包括至少一个第二鳍有源区图案124和至少一个第三鳍有源区图案126；或者包括至少一个第一鳍有源区图案122、至少一个第二鳍有源区图案124和至少一个第三鳍有源区图案126。第一鳍有源区图案122和第二鳍有源区图案124可以与栅极图案GL相邻地形成。第三鳍有源区图案126的顶表面可以处于比第一鳍有源区图案122的顶表面和第二鳍有源区图案124的顶表面高的水平处。根据示例实施例，第一鳍有源区图案122、第二鳍有源区图案124和第三鳍有源区图案126可以被器本文档来自技高网...

【技术保护点】
1.一种半导体装置，所述半导体装置包括：基底，具有具备突出形状的鳍有源区图案；器件隔离层图案，覆盖鳍有源区图案的下部的侧表面；分隔图案，覆盖鳍有源区图案的一部分的侧表面，所述鳍有源区图案的所述一部分从器件隔离层图案的顶表面突出；以及源/漏极区，与鳍有源区图案的顶表面和分隔图案的顶表面接触。

【技术特征摘要】
2018.02.06 KR 10-2018-00147171.一种半导体装置，所述半导体装置包括：基底，具有具备突出形状的鳍有源区图案；器件隔离层图案，覆盖鳍有源区图案的下部的侧表面；分隔图案，覆盖鳍有源区图案的一部分的侧表面，所述鳍有源区图案的所述一部分从器件隔离层图案的顶表面突出；以及源/漏极区，与鳍有源区图案的顶表面和分隔图案的顶表面接触。2.如权利要求1所述的半导体装置，其中，源/漏极区包括下侧单元和上侧单元，所述下侧单元具有恒定的横向宽度或在竖直方向上远离基底而减小的横向宽度，所述上侧单元具有在竖直方向上远离下侧单元而增大然后减小的横向宽度。3.如权利要求2所述的半导体装置，所述半导体装置还包括覆盖源/漏极区和分隔图案的蚀刻停止膜，其中，蚀刻停止膜与源/漏极区的下侧单元的侧表面接触。4.如权利要求3所述的半导体装置，其中，蚀刻停止膜与鳍有源区图案在分隔图案置于其间的情况下分隔开。5.如权利要求2所述的半导体装置，其中，下侧单元的横向宽度大于鳍有源区图案的从器件隔离层图案的顶表面突出的所述一部分的横向宽度。6.如权利要求2所述的半导体装置，其中，下侧单元与鳍有源区图案和分隔图案接触的部分的横向宽度等于鳍有源区图案的与下侧单元接触的部分的横向宽度和分隔图案的与下侧单元接触的部分的横向宽度的总和。7.如权利要求3所述的半导体装置，其中，下侧单元的底表面与鳍有源区图案、分隔图案和蚀刻停止膜接触。8.如权利要求2所述的半导体装置，其中，鳍有源区图案的最上端的一部分的侧表面被下侧单元覆盖，鳍有源区图案的最上端的其余部分的侧表面被分隔图案覆盖。9.如权利要求2所述的半导体装置，其中，分隔图案的最上端处于比源/漏极区的上侧单元的最下端低的水平处。10.一种半导体装置，所述半导体装置包括：基底，具有第一鳍有源区图案和第二鳍有源区图案，第一鳍有源区图案和第二鳍有源区图案中的每个具有突出的形状；器件隔离层图案，覆盖第一鳍有源区图案和第二鳍有源区图案中的每个的下部的侧表面；第一源/漏极区，与第一鳍有源区图案接触，所述第一源/漏极区包括第一下侧单元和位于第一下侧单元上的第一上侧单元；以及第二源/漏极区，与第二鳍有源区图案的顶表面接触，所述第二源/漏极区包括第二下侧单元和位于第二下侧单元上的第二上侧单元，其中，第一下侧单元和第二下侧单元中的每个具有恒定的横向宽度或在竖直方向上远离基底而减小的横向宽度，第一下侧单元的横向宽...

【专利技术属性】
技术研发人员：成金重，林青美，李正允，池雅凛，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR