Flash存储器烧写系统及方法技术方案

本发明专利技术涉及一种Flash存储器烧写系统及方法，其中该系统包括烧写器和微控制器，所述的烧写器和微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据之后，通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。本发明专利技术的Flash存储器烧写系统及方法不仅减少了在JTAG接口上的通讯时间，还缩短了Flash存储器的烧写时间，提高了烧写效率，具有更广泛的应用范围。

Flash Memory Burning and Writing System and Method

【技术实现步骤摘要】
Flash存储器烧写系统及方法
本专利技术涉及嵌入式系统领域，尤其涉及电子
，具体是指一种Flash存储器烧写系统及方法。
技术介绍
通常微控制器中每个字节的烧写过程都是先配置地址寄存器、数据寄存器，然后启动烧写的控制寄存器开始烧写，接着读取烧写的状态寄存器，等待烧写完成，最后读出Flash存储器中的数据进行校验，判断烧写是否成功。由于每写一个字节都需要JTAG(JointTestActionGroup联合测试行动小组)控制器配置相关寄存器，而配置每个寄存器都需要打入寄存器配置命令、寄存器地址和寄存器数据，对于16位地址线的微控制器，每烧写一个字节8bit数据，加上回读校验，在JTAG接口至少要传送120bit数据，再加上JTAG协议要求的状态转换位，烧写通讯过程耗费了大量时间，对烧写效率有很大影响。
技术实现思路
本专利技术的目的是克服了上述现有技术的缺点，提供了一种能够快速完成烧写的Flash存储器烧写系统及方法。为了实现上述目的，本专利技术的Flash存储器烧写系统及方法具有如下构成：该Flash存储器烧写系统，其主要特点是，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据之后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。在一具体实施方式中，该Flash存储器烧写系统的微控制器还包括：JTAG控制器，通过所述的JTAG接口与所述的烧写器相连接，用于接收所述的自烧写程序，且所述的JTAG控制器分段接收所述烧写器中的待烧写数据，并将所述自烧写程序和当前待烧写数据段通过系统总线发送至所述的RAM存储器中；主CPU，用于接收所述烧写器发送的相应命令并运行所述的自烧写程序；Flash控制器，通过所述的系统总线与所述的主CPU、RAM存储器以及所述的Flash存储器相连接，用于接收所述RAM存储器中的所述自烧写程序的配置，并配合所述的主CPU运行所述的自烧写程序。在一具体实施方式中，该Flash存储器烧写系统的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器；所述的地址寄存器和数据寄存器均通过所述的系统总线和所述的RAM存储器相连接，所述的地址寄存器为根据当前待烧写数据段的分段烧写参数配置而成，所述的数据寄存器为根据所述自烧写程序的源地址配置而成，且所述的地址寄存器和数据寄存器均用于配合所述的主CPU运行所述的自烧写程序；所述的控制寄存器和状态寄存器通过所述的系统总线和所述的主CPU和所述的RAM存储器相连接，以配合所述的主CPU运行所述的自烧写程序，且所述的控制寄存器用于启动所述的自烧写程序的烧写过程，所述的状态寄存器用于判断所述的烧写过程是否完成。在一具体实施方式中，该Flash存储器烧写系统的系统总线为地址总线和数据总线。在一具体实施方式中，该基于上述系统实现Flash存储器的烧写控制方法，其主要特点是，所述的微控制器还包括JTAG控制器，所述的方法包括以下步骤：(1)所述的烧写器通过所述的JTAG接口将所述的自烧写程序由所述的JTAG控制器发送至所述的RAM存储器；(2)所述的烧写器通过所述的JTAG接口将所述的待烧写数据分段发送至所述的RAM存储器；(3)所述的RAM存储器通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。在一具体实施方式中，该实现Flash存储器的烧写控制方法的微控制器还包括主CPU，所述的步骤(3)包括以下步骤：(3.1)所述的RAM存储器加载所述的自烧写程序；(3.2)所述的RAM存储器加载当前待烧写数据段；(3.3)所述的RAM存储器加载当前待烧写数据段的分段烧写参数；(3.4)所述的烧写器发送断点设置命令，并分别在所述自烧写程序中的烧写成功语句处和烧写失败语句处设置断点，以将所述的烧写结果反馈至所述的烧写器；(3.5)所述的烧写器发送PC地址设置命令，将所述主CPU的程序指针定位至所述自烧写程序的起始位置，其中，PC是指ProgramCounter，是主CPU内部的程序计数器；(3.6)所述的烧写器发送运行命令，使所述的主CPU运行所述的自烧写程序以将所述当前待烧写数据段烧写至所述Flash存储器中；(3.7)所述的烧写器发送读取状态命令，并通过读取所述主CPU的状态以检查所述的自烧写程序是否已运行完毕，并在断点处停下，若所述自烧写程序未在断点处停下，则重复步骤(3.7)，否则进入步骤(3.8)；(3.8)所述的烧写器发送读取PC命令，并通过读取当前的PC地址判断所述的当前待烧写数据段是否烧写成功，若所述的当前待烧写数据段烧写成功则继续步骤(3.9)，否则显示当前待烧写数据段烧写失败的结果；(3.9)判断所述的待烧写数据是否已全部烧写完毕，若已全部烧写完毕，则结束该自烧写程序的运行，否则返回至步骤(3.2)。在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(3.8)中判断当前待烧写数据段是否烧写成功具体为：读取当前的PC地址，若该当前PC地址为指向所述设置的烧写成功语句的断点处，则判断所述当前待烧写数据段烧写成功，若该当前PC地址为指向所述设置的烧写失败语句的断点处，则判断所述当前待烧写数据段烧写失败。在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(3.3)中，所述的分段烧写参数包括当前待烧写数据段的目标地址和数据长度。在一具体实施方式中，该实现Flash存储器的烧写控制方法的微控制还包括Flash控制器，所述的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器，所述的步骤(3.6)包括以下步骤：(3.6.1)对所述当前待烧写数据段的源地址、所述的目标地址以及所述的数据长度进行初始化；(3.6.2)根据所述初始化后的目标地址配置所述的地址寄存器，同时根据该初始化后的源地址所指向的当前待烧写数据段配置所述的数据寄存器；(3.6.3)所述的控制寄存器启动所述自烧写程序的当前烧写过程；(3.6.4)通过所述的状态寄存器判断所述的当前烧写过程是否烧写完成；(3.6.5)根据所述的目标地址读取所述Flash存储器的数据，并判断是否与所述数据寄存器的数据相等，若相等，则继续步骤(3.6.6)，否则跳至步骤(3.8)并显示当前烧写过程烧写失败的结果；(3.6.6)将所述的源地址和目标地址进行加1操作，同时将所述的数据长度进行减1操作；(3.6.7)判断当前数据长度是否大于0，若当前数据长度大于0，则返回至步骤(3.6.2)，否则继续步骤(3.6.8)；(3.6.8)跳至步骤(3.8)并显示当前待烧写数据段烧写成功的结果。在一具体实施方式中，该实现Flash存储器的烧写控制方法的步骤(1)之前，还包括以下步骤：(0)对所述的Flash存储器进行擦除。采用了该专利技术中的Flash存储器烧写系统及方法，通过将自烧写程序和待烧写数据均加载至微控制器的RAM存储器中，接着再通过微控制器中的主CPU对于自烧写程序的运行，将RAM存储器中接收到的当前本文档来自技高网...

【技术保护点】
1.一种Flash存储器烧写系统，其特征在于，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据，然后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。

【技术特征摘要】
1.一种Flash存储器烧写系统，其特征在于，所述的系统包括烧写器和微控制器，所述的烧写器和所述的微控制器通过JTAG接口相连接，所述的微控制器包括RAM存储器和Flash存储器，所述的RAM存储器接收所述烧写器中的自烧写程序，且所述的RAM存储器分段接收所述烧写器中的待烧写数据，然后通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。2.根据权利要求1所述的Flash存储器烧写系统，其特征在于，所述的微控制器还包括：JTAG控制器，通过所述的JTAG接口与所述的烧写器相连接，用于接收所述的自烧写程序，且所述的JTAG控制器分段接收所述烧写器中的待烧写数据，并将所述自烧写程序和当前待烧写数据段通过系统总线发送至所述的RAM存储器中；主CPU，用于接收所述烧写器发送的相应命令并运行所述的自烧写程序；Flash控制器，通过所述的系统总线与所述的主CPU、RAM存储器以及所述的Flash存储器相连接，用于接收所述RAM存储器中的所述自烧写程序的配置，并配合所述的主CPU运行所述的自烧写程序。3.根据权利要求2所述的Flash存储器烧写系统，其特征在于，所述的Flash控制器包括地址寄存器、数据寄存器、控制寄存器和状态寄存器；所述的地址寄存器和数据寄存器均通过所述的系统总线和所述的RAM存储器相连接，所述的地址寄存器为根据当前待烧写数据段的分段烧写参数配置而成，所述的数据寄存器为根据所述自烧写程序的源地址配置而成，且所述的地址寄存器和数据寄存器均用于配合所述的主CPU运行所述的自烧写程序；所述的控制寄存器和状态寄存器通过所述的系统总线和所述的主CPU和所述的RAM存储器相连接，以配合所述的主CPU运行所述的自烧写程序，且所述的控制寄存器用于启动所述的自烧写程序的烧写过程，所述的状态寄存器用于判断所述的烧写过程是否完成。4.根据权利要求3所述的Flash存储器烧写系统，其特征在于，所述的系统总线为地址总线和数据总线。5.一种基于权利要求1所述的系统实现Flash存储器的烧写控制方法，其特征在于，所述的微控制器还包括JTAG控制器，所述的方法包括以下步骤：(1)所述的烧写器通过所述的JTAG接口将所述的自烧写程序由所述的JTAG控制器发送至所述的RAM存储器；(2)所述的烧写器通过所述的JTAG接口将所述的待烧写数据分段发送至所述的RAM存储器；(3)所述的RAM存储器通过所述的自烧写程序将当前待烧写数据段烧写至所述的Flash存储器中，直至完成所述待烧写数据的烧写。6.根据权利要求5所述的方法，其特征在于，所述的微控制器还包括主CPU，所述的步骤(3)包括以下步骤：(3.1)所述的RAM存储器加载所述的自烧写程序；(3.2)所述的RAM存储器加载当前待烧写数据段；(3.3)所述的RAM存储器加载当前待烧写数据段的分段烧写参数；(3.4)所述的烧写器发送断点设置命令，并分别在所述自烧写程序中的烧写...

【专利技术属性】
技术研发人员：顾晓红，孙红新，赵海，
申请(专利权)人：无锡华润矽科微电子有限公司，
类型：发明
国别省市：江苏,32