器件管脚控制方法和可编程逻辑器件技术

本公开提供一种器件管脚控制方法和可编程逻辑器件，涉及通信技术领域。所述方法包括：所述可编程逻辑器件升级时，接收所述处理器发送的使能信号，所述使能信号用于触发所述可编程逻辑器件的输出管脚锁存状态；所述可编程逻辑器件根据所述使能信号，控制输出管脚保持锁存状态，其中，所述输出管脚在所述锁存状态下保持预设固定信号。通过控制输出管脚处于锁存状态，使得输出管脚在可编程逻辑器件在升级的过程中保持输出的信号不变，避免了输出管脚输出的信号发生跳变造成异常的情况，提高了可编程逻辑器件在升级过程中的可靠性和灵活性。

Device pin control method and programmable logic device

【技术实现步骤摘要】
器件管脚控制方法和可编程逻辑器件
本公开涉及通信
，具体而言，涉及一种器件管脚控制方法和可编程逻辑器件。
技术介绍
网络设备(例如路由器、服务器等)可以包括可编程逻辑器件，以便通过可编程逻辑器件进行分析计算，从而控制网络设备执行与计算结果相应的操作，使得网络设备可以与其他网络设备或终端实现数据交互。但是，在可编程逻辑器件升级前后，可编程逻辑器件的输出管脚会发生信号跳变，造成网络设备所在的系统出现异常。
技术实现思路
本公开的目的在于，针对上述现有技术中的不足，提供一种器件管脚控制方法及网络设备，以解决在可编程逻辑器件升级前后，可编程逻辑器件的输出管脚会发生信号跳变，造成网络设备所在的系统出现异常的问题。为实现上述目的，本公开实施例采用的技术方案如下：第一方面，本公开实施例提供了一种器件管脚控制方法，所述方法应用于可编程逻辑器件升级系统中的可编程逻辑器件，所述系统还包括处理器，所述可编程逻辑器件和所述处理器通信连接，所述方法包括：所述可编程逻辑器件升级时，接收所述处理器发送的使能信号，所述使能信号用于触发所述可编程逻辑器件的输出管脚锁存状态；所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态，其中，所述输出管脚在所述锁存状态下保持预设固定信号。第二方面，本公开实施例还提供了一种可编程逻辑器件，包括：设计模块、锁存单元、输出管脚和器件输入接口，所述锁存单元的第一输入端与所述器件输入接口连接，所述锁存单元的输出端与所述输出管脚连接；所述设计模块对所述可编程逻辑器件升级时，所述锁存单元用于通过所述器件输入接口接收处理器发送的使能信号，所述使能信号用于触发输出管脚锁存状态；所述锁存单元还用于根据所述使能信号，通过所述锁存单元的输出端控制所述输出管脚保持锁存状态，其中，所述输出管脚在所述锁存状态下保持预设固定信号。第三方面，本公开实施例还提供了一种网络设备，包括：处理器、用于存储处理器可执行的指令的存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线连接和通信，所述处理器用于执行所述存储器中存储的指令，以实现第一方面中任一项所述方法的步骤。第四方面，本公开实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面中任一项所述方法的步骤。本公开的有益效果是：本公开实施例通过在可编程逻辑器件升级时，接收处理器发送的用于触发可编程逻辑器件的输出管脚锁存状态的使能信号，并根据该使能信号，控制输出管脚保持锁存状态，使得输出管脚在锁存状态下保持预设固定信号。通过控制输出管脚处于锁存状态，使得输出管脚在可编程逻辑器件在升级的过程中保持输出的信号不变，避免了输出管脚输出的信号发生跳变造成异常的情况，提高了可编程逻辑器件在升级过程中的可靠性和灵活性。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本公开一实施例提供的网络设备的结构示意图；图2为本公开一实施例提供的可编程逻辑器件的结构示意图；图3为本公开另一实施例提供的可编程逻辑器件的结构示意图；图4为本公开又一实施例提供的可编程逻辑器件的结构示意图；图5为本公开又一实施例提供的可编程逻辑器件的结构示意图；图6为本公开一实施例提供的器件管脚控制方法的流程示意图；图7为本公开另一实施例提供的器件管脚控制方法的流程示意图；图8为本公开一实施例提供的网络设备的示意图。图标：110-可编程逻辑器件；120-处理器；1101-设计模块；1102-锁存单元；1103-输出管脚；1104-器件输入接口；1105-反相器；1106-反相非门；1101a-设计模块的第一输入端；1101b-设计模块的输出端；1101c-设计模块的第二输入端；1102a-锁存单元的第一输入端；1102b-锁存单元的输出端；1102c-锁存单元的第二输入端；1102d-锁存单元的第三输入端；801-处理器；802-存储器；803-通信接口；804-通信总线。具体实施方式为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。图1为本公开提供的一种器件管脚控制方法所涉及的网络设备的结构示意图，如图1所示，该网络设备可以包括：可编程逻辑器件110和处理器120，可编程逻辑器件110与处理器120通信连接。相关技术中，可以通过处理器120分析处理升级文件的方式，对可编程逻辑器件110的配置数据进行更新，从而实现对可编程逻辑器件110的升级。例如，可编程逻辑器件110可以采用FlashProgrammingMode(Flash加载模式)的方式进行升级，在对可编程逻辑器件110的配置数据更新完毕后，则可以完成对可编程逻辑器件110的升级。但是，在可编程逻辑器件110升级前后，可编程逻辑器件110的输出管脚会发生信号跳变，造成网络设备所在的系统出现异常。因此，本公开中，该可编程逻辑器件110升级时，该可编程逻辑器件110用于接收该处理器120发送的使能信号，该使能信号用于触发该可编程逻辑器件110的输出管脚锁存状态。该可编程逻辑器件110还用于根据该使能信号，控制输出管脚保持锁存状态，其中，该输出管脚在该锁存状态下保持预设固定信号。为了避免可编程逻辑器件110在升级过程中出现输出管脚输出异常的情况，可以通过处理器120对可编程逻辑器件110进行控制，使得输出管脚保持锁存状态，从而控制可编程逻辑器件110的输出保持为预设固定信号。具体地，在可编程逻辑器件110升级时，处理器120可以向可编程逻辑器件110发送使能信号，而可编程逻辑器件110则可以接收该使能信号，并根据该使能信号控制可编程逻辑器件110的输出管脚保持锁存状态，使得输出管脚在锁存状态下保持输出预设固定信号。其中，可编程逻辑器件110的输出管脚可以例化为具有锁存功能的输出管脚。当可编程逻辑器件110接收处理器120发送的使能信号后，可以通过该使能信号触发输出管脚的锁存功能，使得输出管脚处于锁存状态，从而对输出管脚所输出的信号进行控制。可选的，如图2所示，可编程逻辑器件110可以包括：设计模块1101、锁存单元1102、输出管脚1103和器件输入接口1104。其中，锁存单元的第一输入端1102a与器件输入接口1104连接，锁存单元的输出端1102b与输出管脚1103连接。设计模块1101对可编程逻辑器件110升级时，锁存单元1102用于通过器件输入接口1104接收处理器120发送的使能信号，使能信号用于触发输出管脚锁存状态。锁存单元1102还用于根据使能信号，通过锁存单元的输出端1102b控制输出管脚1103保持锁存状态，其中，输出管脚1103在锁存状态下保持预设固定信号。具体地，可编程逻辑器件110中的锁存单元1102可以根据该使能信号控制输出管脚1103处于锁存状态，并通过设计模块1101将当前输出的预设固定信号存储为输出反本文档来自技高网...

【技术保护点】
1.一种器件管脚控制方法，其特征在于，所述方法应用于可编程逻辑器件升级系统中的可编程逻辑器件，所述系统还包括处理器，所述可编程逻辑器件和所述处理器通信连接，所述方法包括：所述可编程逻辑器件升级时，接收所述处理器发送的使能信号，所述使能信号用于触发所述可编程逻辑器件的输出管脚锁存状态；所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态，其中，所述输出管脚在所述锁存状态下保持预设固定信号。

【技术特征摘要】
1.一种器件管脚控制方法，其特征在于，所述方法应用于可编程逻辑器件升级系统中的可编程逻辑器件，所述系统还包括处理器，所述可编程逻辑器件和所述处理器通信连接，所述方法包括：所述可编程逻辑器件升级时，接收所述处理器发送的使能信号，所述使能信号用于触发所述可编程逻辑器件的输出管脚锁存状态；所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态，其中，所述输出管脚在所述锁存状态下保持预设固定信号。2.如权利要求1所述的方法，其特征在于，所述可编程逻辑器件包括：锁存单元、所述输出管脚和器件输入接口；所述锁存单元的输出端与所述输出管脚连接，所述锁存单元的第一输入端与所述器件输入接口连接；所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态，包括：所述锁存单元通过所述锁存单元的第一输入端接收所述器件输入接口传输的所述使能信号；所述锁存单元根据所述使能信号控制所述锁存单元的输出端处于锁存状态，以控制所述输出管脚保持锁存状态。3.如权利要求2所述的方法，其特征在于，所述可编程逻辑器件还包括：设计模块，所述锁存单元的输出端还与所述设计模块的第一输入端连接；所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态之后，所述方法还包括：所述设计模块的第一输入端接收所述锁存单元的输出端输出的预设固定信号；所述设计模块将所述预设固定信号作为输出反馈信号进行存储。4.如权利要求1所述的方法，其特征在于，所述可编程逻辑器件根据所述使能信号，控制所述输出管脚保持锁存状态之后，所述方法还包括：所述可编程逻辑器件接收所述处理器在检测到所述可编程逻辑器件升级完毕后发送的解锁指令；所述可编程逻辑器件根据所述解锁指令解除所述输出管脚的锁存状态。5.如权利要求4所述的方法，其特征在于，所述可编程逻辑器件包括：锁存单元、设计模块、所述输出管脚和器件输入接口；所述锁存单元的第一输入端和所述设计模块的第二输入端均与所述器件输入接口连接，所述锁存单元的第二输入端与所述设计模块的输出端连接，所述锁存单元的输出端分别与所述输出管脚和所述锁存单元的第三输入端连接；所述可编程逻辑器件根据所述解锁指令解除所述输出管脚的锁存状态，包括：所述设计模块根据所述解锁指令，通过所述设计模块的输出端输出输出反馈信号；所述锁存单元根据所述锁存单元的第二输入端接收的所述输出反馈信号和所述锁存单元的第一输入端接收的所述解锁指令，解除所述锁存单元的输出端的锁存状态，使得所述输出管脚解除锁存状态。6.如权利要求1至5任...

【专利技术属性】
技术研发人员：廖得元，
申请(专利权)人：新华三技术有限公司，
类型：发明
国别省市：浙江,33