一种像素内PPD pinning电压的测量方法技术

本发明专利技术公开一种像素内PPD pinning电压的测量方法，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压Vinj测量输出电压Vout，得到Vout‑Vinj曲线并从中提取pinning电压，通过注入电压Vinj实现测量pinnig电压Vpin。本发明专利技术克服了JFET PPD测试结构存在的问题，pinnig电压测试过程中，在TD节点注入电荷来提取pinning电压，相比从FD节点注入，测试过程中不会受到TG电压影响。

A Method for Measuring PPD Pinning Voltage in Pixels

【技术实现步骤摘要】
一种像素内PPDpinning电压的测量方法
本专利技术涉及集成电路
，特别是涉及一种像素内PPDpinning电压的测量方法。
技术介绍
像素PPD内pinning电压通常定义为PPD在完全耗尽情况下的最大电势，是体现CMOS图像传感器像素性能的重要参数之一。提取pinnig电压为正确调节传输栅电势、FD节点以优化满阱容量与电荷转移效率提供参考。已有的提取pinnig电压的方法主要包括利用隔离的JFETPPD测试结构和从FD节点注入电荷的像素内测试方法。JFETPPD测试方法采用隔离测试结构，但该结构与实际像素结构相差较大，降低了测试结果的可靠性；从FD节点注入电荷的方法，测试结果易受到TG电压的影响。
技术实现思路
本专利技术的目的是针对现有技术中存在的技术缺陷，而提供一种像素内PPDpinning电压的测量方法，该测试方法在电荷注入过程中不会受到TG电压的影响，且在设计的时序下，该像素结构可以像正常4T像素一样工作。为实现本专利技术的目的所采用的技术方案是：一种像素内PPDpinning电压的测量方法，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，M2管为FD节点的复位管RST，M3管为源级跟随器SF，M4管为像素选通管SEL；M1管的源端接TD节点，漏端接VDD电源；M2管的源端接FD节点与M3管栅极，漏端接电源电压VDD，M3管的漏端接电源VDD，源端接M4管的漏端；pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压Vinj测量输出电压Vout，得到Vout-Vinj曲线并从中提取pinning电压，通过注入电压Vinj实现测量pinnig电压Vpin。当输出电压Vout恰好为0时所对应的注入电压Vinj即为pinnig电压Vpin。与现有技术相比，本专利技术的有益效果是：本专利技术克服了JFETPPD测试结构存在的问题；且在pinnig电压测试过程中，在远离FD节点一侧的TD节点进行电荷注入，通过调节注入电压Vinj并测量相应的输出，得到Vout-Vinj曲线，并从中提取pinning电压，相比于从FD节点进行注入的方法，该像素测试结构在测试过程中不会受到TG电压的影响。附图说明图1所示为像素测试结构；图2所示为电势分布示意图；图3所示为pinnig电压测试时序，其中，Vinj为pinnig电压测试过程中，电荷注入阶段的注入电压；图4所示为像素正常工作时序，其中，Vinj0为像素正常工作过程中，电荷注入阶段的注入电压，Vinj0＝Vpin；图5a-5c所示分别为Vinj>Vpin,Vinj＝Vpin和Vinj<Vpin情况下，信号电荷在电荷注入、电荷传输和信号读出三个阶段的电势示意图；图6所示为Vout-Vinj曲线，其中，Vpin为Vout恰巧为0是对应的Vinj的值。具体实施方式以下结合附图和具体实施例对本专利技术作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术在4T像素结构基础上实现，在像素PPD远离FD节点一侧进行n+掺杂(TD节点)用于改变像素内电势分布，添加M1管作为电荷注入的选通管，像素具体结构如图1所示，完全耗尽情况下，像素内的电势分布如图2所示，像素中各管连接方式如下：M1为开关管SW，M2为FD节点的复位管RST，M3为源级跟随器SF，M4为像素选通管SEL。M1的源端接TD节点(测试二极管节点testdiode，该节点用于存储用于测量pinning电压的注入电荷)，漏端接VDD电源，M2的源端接FD节点与M3栅极，漏端接电源电压VDD，M3的漏端接电源VDD，源端接M4的漏端。pinning电压测试时序与像素正常工作时序分别如图3和图4所示。在测试过程中，电荷注入阶段M1管选通，通过调节注入电压Vinj并测量相应的输出电压Vout，得到Vout-Vinj曲线如图6所示，曲线中当Vout恰好为0时，对应的Vinj即为pinnig电压Vpin。(1)pinnig电压测试过程：如图2所示，电荷注入阶段，将VDD降为Vinj，在此pinnig电压测试过程中M1管选通，电荷注入到TD节点中；在读出阶段，M4管选通过程中，M2管、M3管分别选通将FD区域内信号电荷读出；在复位阶段，M2管选通复位FD区域，M1管选通复位TD区域与PPD区域。在测试过程中，在一定注入时间下，改变Vinj，测量对应的输出电压。电荷在像素内的传输过程分为3种情况，如图5a-5c所示。当Vinj>Vpin时，如图5a所示，TD电势大于PPD电势，无法进入PPD，在传输管TG开启过程中，电荷无法从PPD与TD区域转移到FD，故输出电压为0；当Vinj＝Vpin时，如图5b所示，TD电势恰好等于PPD电势，在传输管TG开启过程中，电荷无法转移到FD区域，故输出电压仍然为0；当Vinj<Vpin时，如图5c所示，TD电势小于PPD最大电势，在传输管TG开启过程中，电势小于Vpin部分的电荷从PPD与TD区域转移到FD，故输出电压不为0。因此，在图6中，Vout-Vinj曲线中当Vout恰好为0时对应的Vinj即为pinnig电压Vpin。(2)正常工作过程：如图3所示，电荷注入阶段，设定VDD为Vinj0(Vinj0＝Vpin)，在此过程中M1管选通，电荷注入到TD节点中。此时TD区域恰好被电荷填满，情况与图5b相同。注入只在最开始阶段进行，之后曝光、读出、复位过程与传统4T像素工作过程相同。在读出阶段，M4管选通过程中，M2管、M3管分别选通将FD区域内信号电荷读出；在复位阶段，M2管与传输管TG同时选通复位PPD与FD区域。该像素测试结构在设计时序下可以像正常像素一样进行工作，克服了JFETPPD测试结构存在的问题；且在pinnig电压测试过程中，在远离FD节点一侧的TD节点进行电荷注入，通过调节注入电压Vinj并测量相应的输出，得到Vout-Vinj曲线，并从中提取pinning电压，相比于从FD节点进行注入的方法，该像素测试结构在测试过程中不会受到传输管TG电压的影响。以上所述仅是本专利技术的优选实施方式，应当指出的是，对于本
的普通技术人员来说，在不脱离本专利技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种像素内PPD pinning电压的测量方法，其特征在于，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，M2管为FD节点的复位管RST，M3管为源级跟随器SF，M4管为像素选通管SEL；M1管的源端接TD节点，漏端接VDD电源；M2管的源端接FD节点与M3管栅极，漏端接电源电压VDD，M3管的漏端接电源VDD，源端接M4管的漏端；pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压Vinj测量输出电压Vout，得到Vout‑Vinj曲线并从中提取pinning电压，通过注入电压Vinj实现测量pinnig电压Vpin。

【技术特征摘要】
1.一种像素内PPDpinning电压的测量方法，其特征在于，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，M2管为FD节点的复位管RST，M3管为源级跟随器SF，M4管为像素选通管SEL；M1管的源端接TD节点，漏端接VDD电源；M2管的源端接FD节点与M3管栅极，漏端接电源电压VDD，M3管的漏端接电源VDD，源端接M...

【专利技术属性】
技术研发人员：高静，龚雨琛，徐江涛，聂凯明，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12