具有异质外延NIP结型多量子阱发光层终端的LED结构制造技术

本发明专利技术公开了具有异质外延NIP结型多量子阱发光层终端的LED结构，属于半导体光电子器件技术领域，包括衬底、GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层和p型GaN层，所述GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层依次生长在衬底上，所述多量子阱发光层包括多个量子阱层，最上方的所述量子阱层的终端势垒层为N‑I‑P结型异质外延结构，所述N‑I‑P结型异质外延结构依次包括N型GaN层、I型AlxGa1‑xN层与P型GaN层，其中，0≤x≤0.8。本发明专利技术可以有效阻挡电子泄漏，提高空穴的注入效率，增加电子与空穴的辐射复合，提高LED的内量子效率和光的输出功率。

LED Structure with Heterogeneous Epitaxy NIP Junction Multiquantum Well Luminescent Layer Terminals

【技术实现步骤摘要】
具有异质外延NIP结型多量子阱发光层终端的LED结构
本专利技术涉及半导体光电子器件
，具体涉及具有异质外延NIP结型多量子阱发光层终端的LED结构。
技术介绍
发光二极管LED具有光电转换效率高、使用寿命长、易于集成、驱动电压低等优点，被广泛应用于照明、显示屏、指示信号等各个领域。目前发达国家照明用电占总发电量的20％，发展中国家在10-15％，欠发达国家和地区在5％，具有替代白炽灯成为新一代照明光源的潜力。对于GaN基带隙半导体材料，其发光光谱涵盖了从深紫外到中红外的整个波段，这一优势使GaN材料比其他半导体材料在照明领域具有更大的发展潜力和更广阔的应用空间。虽然GaN基LED目前已经大规模产业化生产，但是仍然存在着发光效率低下的问题，这是因为GaN基材料本身存在自发极化效应和压电极化效应，极化效应产生的极化电场致使多量子阱结构的能带发生形变进而产生量子限制斯塔克效应，随着驱动电流增加，器件内部漏电流变得严重，导致内量子效率降低。传统的LED外延结构采用普通的多量子阱发光层，由于异质结和极化的存在，导致电子阻挡层具有较高的价带空穴势垒，降低了空穴的注入效率，从而导致LED内量子效率和光输出效率的下降。
技术实现思路
本专利技术所要解决的技术问题在于：如何提高LED的内量子效率和光的输出功率，提供了具有异质外延NIP结型多量子阱发光层终端的LED结构。本专利技术是通过以下技术方案解决上述技术问题的，本专利技术包括衬底、GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层和p型GaN层，所述GaN缓冲层、未掺杂GaN层、n型GaN层、多量子阱发光层、电子阻挡层与p型GaN层依次生长在衬底上，所述多量子阱发光层包括多个量子阱层，最上方的所述量子阱层的终端势垒层为N-I-P结型异质外延结构，所述N-I-P结型异质外延结构依次包括N型GaN层、I型AlxGa1-xN层与P型GaN层，所述N型GaN层为第一势阱层；所述I型AlxGa1-xN层为势垒层，所述I型AlxGa1-xN层位于N型GaN层的上端，所述P型GaN层为第二势阱层，所述P型GaN位于I型AlxGa1-xN层的上端。优选的，所述量子阱层包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，所述多量子阱发光层包括多个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端。优选的，所述多量子阱发光层的结构中In组分为15％～20％，所述InGaN势阱的厚度为1～3nm，所述GaN势垒的厚度为10～16nm。优选的，所述N型GaN层、I型AlxGa1-xN层与P型GaN层构成了势垒-势阱-势垒的结型异质结构，所述I型AlxGa1-xN层为本征AlxGa1-xN材料，N型GaN层、I型AlxGa1-xN层与P型GaN层的厚度均小于13nm，其中，0≤x≤0.8。优选的，所述电子阻挡层为p型AlyGa1-yN材料，其中，0.1≤y≤0.8，所述电子阻挡层的厚度为20nm。优选的，所述衬底为蓝宝石纳米图形化衬底材料，所述衬底的厚度为100μm。优选的，所述GaN缓冲层为低温外延的本征GaN材料，所述GaN缓冲层的厚度为20～40nm。优选的，所述未掺杂GaN层为非掺杂本征GaN材料，所述未掺杂GaN层的厚度为0.4～1.0um。优选的，所述n型GaN层为n型GaN材料，所述n型GaN层的厚度为2～3um。优选的，所述p型GaN层为p型GaN材料，所述p型GaN层的厚度为150～300nm。本专利技术相比现有技术具有以下优点：该具有异质外延NIP结型多量子阱发光层终端的LED结构，多量子阱发光层终端最后一层量子阱势垒层为N-I-P结型异质外延结构，通过调节该层能带结构，进而降低电子阻挡层价带空穴势垒的高度，解决因极化导致的低空穴注入效率问题；同时进一步提高电子阻挡层势垒的高度，提高电子阻挡效率；异质结的结型势垒结构，可形成沿外延方向有益的极化电场和结电场，能够抵消引入电子阻挡层造成的有害极化效应，提高空穴的注入效率。附图说明图1是本专利技术的结构示意图；图2是本专利技术与传统结构的出光功率比较图；图3是本专利技术与传统结构的发光强度比较图；图4是本专利技术的能带分布图；图5是传统结构的能带分布图。图中：1、衬底；2、GaN缓冲层；3、未掺杂GaN层；4、n型GaN层；5、多量子阱发光层；51、N型GaN层；52、I型AlxGa1-xN层；53、P型GaN层；6、电子阻挡层；7、p型GaN层。具体实施方式下面对本专利技术的实施例作详细说明，本实施例在以本专利技术技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本专利技术的保护范围不限于下述的实施例。如图1所示，本实施例提供一种技术方案：具有异质外延NIP结型多量子阱发光层终端的LED结构，包括衬底1、GaN缓冲层2、未掺杂GaN层3、n型GaN层4、多量子阱发光层5、电子阻挡层6和p型GaN层7，所述GaN缓冲层2、未掺杂GaN层3、n型GaN层4、多量子阱发光层5、电子阻挡层6与p型GaN层7依次生长在衬底1上，所述多量子阱发光层5包括多个量子阱层，最上方的所述量子阱层终端的势垒层为N-I-P结型异质外延结构，所述N-I-P结型异质外延结构依次包括N型GaN层51、I型AlxGa1-xN层52与P型GaN层53，其中，0≤x≤0.8。所述多量子阱发光层5包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端，所述多量子阱发光层5包括六个周期对。所述多量子阱发光层5的结构中In组分为15％～20％，所述InGaN势阱的厚度为2nm，所述GaN势垒的厚度为13nm。所述N型GaN层51为第一势阱层，所述N型GaN层51掺杂浓度为1×1018，厚度为4nm；所述I型AlxGa1-xN层52为势垒层，所述I型AlxGa1-xN层52位于N型GaN层51的上端，所述I型AlxGa1-xN层52为本征AlxGa1-xN材料，厚度为5nm，其中x＝0.05；所述P型GaN层53为第二势阱层，掺杂浓度为5×1018cm-3，厚度为4nm，所述P型GaN层53位于I型AlxGa1-xN层52的上端；所述电子阻挡层6为p型AlyGa1-yN材料，厚度为20nm，其中y＝0.15，掺杂浓度3×1017cm-3；。所述衬底1为蓝宝石纳米图形化衬底材料，所述衬底1的厚度为100μm；所述GaN缓冲层2为低温外延的本征GaN材料，厚度为30纳米；所述未掺杂GaN层3为非掺杂本征GaN材料，厚度为0.5um；所述n型GaN层4为n型GaN材料，厚度为2um，掺杂浓度5×1018cm-3；所述p型GaN层7为p型GaN材料，厚度为200nm，掺杂浓度3×1017cm-3。如图2所示，为本专利技术的出光功率与传统结构比较图，可以看出本专利技术相比传统结构能够有效地提高发光效率。如图3所示，为本专利技术的发光强度与传统结构比较图，可以看出本专利技术相比传统结构在4V和5V偏压下都具有更高的发光强度。如图4、图5所示，分别为本专利技术与传统结构的能带分布图，可以看出本专利技术提高本文档来自技高网...

【技术保护点】
1.具有异质外延NIP结型多量子阱发光层终端的LED结构，其特征在于：包括衬底(1)、GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)和p型GaN层(7)，所述GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)与p型GaN层(7)依次生长在衬底(1)上，所述多量子阱发光层(5)包括多个量子阱层，最上方的所述量子阱层的终端势垒层为N‑I‑P结型异质外延结构，所述N‑I‑P异质外延结构自下而上依次包括N型GaN层(51)、I型AlxGa1‑xN层(52)与P型GaN层(53)，所述N型GaN层(51)为第一势阱层，所述I型AlxGa1‑xN层(52)为势垒层，所述P型GaN层(53)为第二势阱层，所述I型AlxGa1‑xN层(52)位于N型GaN层(51)的上端，所述P型GaN层(53)位于I型AlxGa1‑xN层(52)的上端。

【技术特征摘要】
1.具有异质外延NIP结型多量子阱发光层终端的LED结构，其特征在于：包括衬底(1)、GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)和p型GaN层(7)，所述GaN缓冲层(2)、未掺杂GaN层(3)、n型GaN层(4)、多量子阱发光层(5)、电子阻挡层(6)与p型GaN层(7)依次生长在衬底(1)上，所述多量子阱发光层(5)包括多个量子阱层，最上方的所述量子阱层的终端势垒层为N-I-P结型异质外延结构，所述N-I-P异质外延结构自下而上依次包括N型GaN层(51)、I型AlxGa1-xN层(52)与P型GaN层(53)，所述N型GaN层(51)为第一势阱层，所述I型AlxGa1-xN层(52)为势垒层，所述P型GaN层(53)为第二势阱层，所述I型AlxGa1-xN层(52)位于N型GaN层(51)的上端，所述P型GaN层(53)位于I型AlxGa1-xN层(52)的上端。2.根据权利要求1所述的具有异质外延NIP结型多量子阱发光层终端的LED结构，其特征在于：所述量子阱层包括InGaN势阱与GaN势垒，所述InGaN势阱与GaN势垒交替设置，所述InGaN势阱与GaN势垒构成一个周期对，所述多量子阱发光层(5)包括多个周期对，在同一周期对内，所述GaN势垒位于InGaN势阱的上端。3.根据权利要求2所述的具有异质外延NIP结型多量子阱发光层终端的LED结构，其特征在于：所述多量子阱发光层(5)的结构中In组分为15％～20％，所述InGaN势阱的厚度为1～3nm，所述GaN势垒的厚度为10～16nm。4.根据权利要求1所述的具有异质外延NIP结型多量子阱...

【专利技术属性】
技术研发人员：王俊，郭进，冯俊波，肖志雄，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽,34