存储系统、确定其错误的方法及包括其的电子设备技术方案

提供了一种存储系统、确定其错误的方法及包括其的电子设备。存储系统包括：存储装置，包括缓冲器裸片、设置在缓冲器裸片上的核心裸片、多个通道和穿硅通路，穿硅通路被配置为在缓冲器裸片与至少一个核心裸片之间发送信号；存储控制器，被配置为向该存储装置输出命令信号和地址信号，向存储装置输出数据信号，以及从存储装置接收数据信号；以及内插件，包括用于连接存储控制器和多个通道的多个通道路径，其中该存储装置还包括用于改变多个通道与多个通道路径之间的连接状态的路径选择器，当在多个通道与多个通道路径之间的第一连接状态下检测到错误时，路径选择器将第一连接状态改变为第二连接状态。

Storage systems, methods for determining errors, and electronic devices

【技术实现步骤摘要】
存储系统、确定其错误的方法及包括其的电子设备相关申请的交叉引用本申请要求于2018年1月31日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2018-0012200的优先权，其全部公开内容通过引用并入本文。
本专利技术构思的示例性实施例涉及存储系统、确定存储系统的错误的方法以及包括该存储系统的电子设备。
技术介绍
通常，高带宽存储器(HBM)包括多通道存储器和连接多通道存储器和存储控制器的通道路径。当在包括多通道存储器的存储系统中出现错误时，可能难以确定出现错误的位置。例如，错误可能出现在存储系统中或连接多通道存储器与存储控制器的通道路径中。另外，当为了检测错误而将存储系统转接(transmit)到独立的错误确定系统而非真实的工作负载系统时，错误不再现，因此可能无法确定错误的位置。
技术实现思路
在根据本专利技术构思的存储系统的示例性实施例中，所述存储系统包括：存储装置，所述存储装置包括缓冲器裸片、设置在所述缓冲器裸片上的多个核心裸片、多个通道和穿硅通路，所述穿硅通路被配置为在所述缓冲器裸片与所述多个核心裸片中的至少一个核心裸片之间发送信号；存储控制器，所述存储控制器被配置为向所述存储装置输出命令信号和地址信号，向所述存储装置输出数据信号，以及从所述存储装置接收数据信号；以及内插件，所述内插件包括用于连接所述存储控制器和所述多个通道的多个通道路径，其中，所述存储装置还包括用于改变所述多个通道与所述多个通道路径之间的连接状态的路径选择器，其中，当在所述多个通道与所述多个通道路径之间的第一连接状态下检测到所述存储系统的错误时，所述路径选择器将所述多个通道与所述多个通道路径之间的所述第一连接状态改变为第二连接状态。在根据本专利技术构思的确定包括存储装置和存储控制器的存储系统的错误的方法的示例性实施例中，所述方法包括：在存储装置的多个通道与所述存储系统的多个通道路径之间的第一连接状态下检测所述存储系统的错误，所述多个通道路径将所述多个通道连接到所述存储控制器，所述存储装置包括缓冲器裸片、设置在所述缓冲器裸片上的多个核心裸片和穿硅通路，所述穿硅通路被配置为在所述多个核心裸片中的至少一个核心裸片与所述缓冲器裸片之间发送信号；当检测到所述存储系统的错误时，将所述多个通道与所述多个通道路径之间的连接状态从所述第一连接状态改变为第二连接状态；以及在所述第二连接状态下检测所述存储系统的错误。在根据本专利技术构思的电子设备的示例性实施例中，所述电子设备包括应用处理器；存储系统，所述存储系统被配置为由所述应用处理器来操作。其中所述存储系统包括：存储装置，所述存储装置包括缓冲器裸片、设置在所述缓冲器裸片上的多个核心裸片、多个通道和穿硅通路，所述穿硅通路被配置为在所述多个核心裸片中的至少一个核心裸片与所述缓冲器裸片之间发送信号；存储控制器，所述存储控制器被配置为向所述存储装置输出命令信号和地址信号，向所述存储装置输出数据信号，以及从所述存储装置接收数据信号；以及内插件，所述内插件包括用于连接所述存储控制器和所述多个通道的多个通道路径，其中，所述存储装置还包括用于改变所述多个通道与所述多个通道路径之间的连接状态的路径选择器，其中当在所述多个通道与所述多个通道路径之间的第一连接状态下检测到所述存储系统的错误时，所述路径选择器将所述多个通道与所述多个通道路径之间的所述第一连接状态改变为第二连接状态。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的上述和其他特征将变得更加明显，其中：图1是示出了根据本专利技术构思的示例性实施例的存储系统的框图；图2是示出了根据本专利技术构思的示例性实施例的图1的存储系统的示图；图3是示出了根据本专利技术构思的示例性实施例的图2的存储装置的示图；图4是示出了根据本专利技术构思的示例性实施例的图2的存储装置的核心裸片的示图；图5是示出了根据本专利技术构思的示例性实施例的图2的核心裸片的框图；图6A是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第一连接状态的示图；图6B是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第二连接状态的示图；图7A是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第一连接状态的示图；图7B是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第二连接状态的示图；图8A是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第一连接状态的示图；图8B是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第二连接状态的示图；图9A是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第一连接状态的示图；图9B是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第二连接状态的示图；图10A是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第一连接状态的示图；图10B是示出了根据本专利技术构思的示例性实施例的设置在图2的缓冲器裸片上的路径选择器的第二连接状态的示图；图11是示出了根据本专利技术构思的示例性实施例的存储系统的示图；图12A是示出了根据本专利技术构思的示例性实施例的设置在图11的缓冲器裸片上的路径选择器的第一连接状态的示图；图12B是示出了根据本专利技术构思的示例性实施例的设置在图11的缓冲器裸片上的路径选择器的第二连接状态的示图；图12C是示出了根据本专利技术构思的示例性实施例的设置在图11的缓冲器裸片上的路径选择器的第三连接状态的示图；以及图13是示出了根据本专利技术构思的示例性实施例的包括存储系统的电子设备的框图。具体实施方式以下将参考附图更全面地描述本专利技术构思的示例性实施例。然而，本专利技术构思可以以许多不同的形式实施，并且不应当被解释为限于本文所阐述的实施例。贯穿本申请，相同的附图标记可以指代相同的元件。图1是示出了根据本专利技术构思的示例性实施例的存储系统1000的框图。图2是示出了根据本专利技术构思的示例性实施例的图1的存储系统1000的示图。参照图1和图2，存储系统1000包括存储控制器1100和存储装置1200。存储系统1000还可以包括设置在存储控制器1100与存储装置1200之间的内插件1300。存储控制器1100和存储装置1200例如可以布置在内插件1300上。例如，内插件1300可以是硅内插件。例如，存储控制器1100和存储装置1200可以设置在同一平面上。存储系统1000还可以包括封装基板1400。内插件1300可以设置在封装基板1400上。第一凸块BP1可以设置在内插件1300与存储控制器1100之间。第二凸块BP2可以设置在内插件1300与存储装置1200之间。第三凸块BP3可以设置在封装基板1400与内插件1300之间。第三凸块BP3的尺寸可以大于第一凸块BP1和第二凸块BP2中的每个凸块的尺寸。存储装置1200可以包括缓冲器裸片BD和设置在缓冲器裸片BD上的至少一个核心裸片(例如，CD1、CD2、CD3和CD4)。缓冲器裸片BD可以包括多个缓冲器。缓冲器连接到通道路径CP1、CP2、CP3、CP4、CP5、CP6、CP7、CP8、CP9、CP10、CP11、本文档来自技高网...

【技术保护点】
1.一种存储系统，包括：存储装置，所述存储装置包括缓冲器裸片、设置在所述缓冲器裸片上的多个核心裸片、多个通道和穿硅通路，所述穿硅通路被配置为在所述缓冲器裸片与所述多个核心裸片中的至少一个核心裸片之间发送信号；存储控制器，所述存储控制器被配置为向所述存储装置输出命令信号和地址信号，向所述存储装置输出数据信号，以及从所述存储装置接收数据信号；以及内插件，所述内插件包括用于连接所述存储控制器和所述多个通道的多个通道路径，其中，所述存储装置还包括用于改变所述多个通道与所述多个通道路径之间的连接状态的路径选择器，以及其中，当在所述多个通道与所述多个通道路径之间的第一连接状态下检测到所述存储系统的错误时，所述路径选择器将所述多个通道与所述多个通道路径之间的所述第一连接状态改变为第二连接状态。

【技术特征摘要】
2018.01.31 KR 10-2018-00122001.一种存储系统，包括：存储装置，所述存储装置包括缓冲器裸片、设置在所述缓冲器裸片上的多个核心裸片、多个通道和穿硅通路，所述穿硅通路被配置为在所述缓冲器裸片与所述多个核心裸片中的至少一个核心裸片之间发送信号；存储控制器，所述存储控制器被配置为向所述存储装置输出命令信号和地址信号，向所述存储装置输出数据信号，以及从所述存储装置接收数据信号；以及内插件，所述内插件包括用于连接所述存储控制器和所述多个通道的多个通道路径，其中，所述存储装置还包括用于改变所述多个通道与所述多个通道路径之间的连接状态的路径选择器，以及其中，当在所述多个通道与所述多个通道路径之间的第一连接状态下检测到所述存储系统的错误时，所述路径选择器将所述多个通道与所述多个通道路径之间的所述第一连接状态改变为第二连接状态。2.根据权利要求1所述的存储系统，还包括封装基板，其中，所述存储装置和所述存储控制器被设置在所述内插件上，并且其中，所述内插件被设置在所述封装基板上。3.根据权利要求1所述的存储系统，其中，所述缓冲器裸片连接到所述多个通道路径，其中，所述缓冲器裸片包括多个缓冲器，其中，所述多个缓冲器被配置为将通过所述多个通道路径中的至少一个通道路径发送的数据信号输出到所述多个通道中的至少一个通道，并且其中，所述多个核心裸片包括所述多个通道。4.根据权利要求3所述的存储系统，其中，所述路径选择器被设置在所述缓冲器裸片上。5.根据权利要求3所述的存储系统，其中，设置在所述缓冲器裸片上的第一核心裸片包括第一通道和第二通道，其中，所述路径选择器被配置为在所述第一连接状态下将所述第一通道连接到第一通道路径并且将所述第二通道连接到第二通道路径，以及其中，所述路径选择器被配置为在所述第二连接状态下将所述第一通道连接到所述第二通道路径并且将所述第二通道连接到所述第一通道路径。6.根据权利要求3所述的存储系统，其中，设置在所述缓冲器裸片上的第一核心裸片包括第一通道，并且设置在所述第一核心裸片上的第二核心裸片包括第二通道，其中，所述路径选择器被配置为在所述第一连接状态下将所述第一通道连接到第一通道路径并且将所述第二通道连接到第二通道路径，以及其中，所述路径选择器被配置为在所述第二连接状态下将所述第一通道连接到所述第二通道路径并且将所述第二通道连接到所述第一通道路径。7.根据权利要求3所述的存储系统，其中，设置在所述缓冲器裸片上的第一核心裸片包括第一通道、第二通道、第三通道和第四通道，其中，所述路径选择器被配置为在所述第一连接状态下将所述第一通道连接到第一通道路径，将所述第二通道连接到第二通道路径，将所述第三通道连接到第三通道路径，并且将所述第四通道连接到第四通道路径，以及其中，所述路径选择器被配置为在所述第二连接状态下将所述第一通道连接到所述第四通道路径，将所述第二通道连接到所述第三通道路径，将所述第三通道连接到所述第二通道路径，并且将所述第四通道连接到所述第一通道路径。8.根据权利要求3所述的存储系统，其中，所述路径选择器连接到所述多个核心裸片的所有所述多个通道，以及其中，在所述第一连接状态下所述多个通道与所述多个通道路径之间的所有连接不同于在所述第二连接状态下所述多个通道与所述多个通道路径之间的所有连接。9.根据权利要求3所述的存储系统，其中，所述存储装置还包括参考通道，所述参考通道的错误率小于所述多个通道的错误率，并且其中，所述内插件还包括参考通道路径。10.根据权利要求9所述的存储系统，其中，所述路径选择器包括：连接到第一通道和所述参考通道的第一路径选择器；以及连接到第二通道和所述参考通道的第二路径选择器。11.根据权利要求10所述的存储系统，其中，所述第一路径选择器被配置为在所述第一连接状态下将所述第一通道连接到第一通道路径并且将所述参考通道连接到所述参考通道路径，其中，所述第一路径选择器被配置为在所述第二连接状态下将所述第一通道连接到所述参考通道路径并且将所述参考通道连接到所述第一通道路径，其中，所述第二路径选择器被配置为在所述第一连接状态下将所述第二通道连接到第二通道路径并且将所述参考通道连接到所述参考通道路径，以及其中，所述第二路径选择器被配置为在所述第二连接状态下将所述第二通道连接到所述参考通道路径并且将所述参考通道连接到所述第二通道路径。12.一种确定包括存储装置和存储控制器的存储系统的错误的方法，所述方法包括：在所述...

【专利技术属性】
技术研发人员：金秀衡，秋喆焕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR