一种移动存储设备制造技术

本实用新型专利技术的实施例公开一种移动存储设备，涉及数据存储领域，能够提高移动存储设备的读写速度。所述移动存储设备包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接。本实用新型专利技术适用于移动存储设备。

A Mobile Storage Device

【技术实现步骤摘要】
一种移动存储设备
本技术涉及数据存储领域，尤其涉及一种移动存储设备。
技术介绍
目前，移动存储设备已成为数据传递、备份的常备工具，应用在生活、工作、学习等日常生活的方方面面。但是，目前移动存储设备普遍存在传输速度慢的问题。以目前USB2.0U盘为例，传输速度在3MB/S～12MB/S左右，平均在5M左右，而USB3.0U盘，基本上从20M～100M之间，这两种U盘在传输速率上的差距，主要原因在于采用了不同的传输协议。而相同传输协议的U盘之间速率的不同，其中一个原因在于移动存储设备的处理器、电路设计的硬件性能以及软件上的差别；但实质上，还有一个更为重要的因素，即移动存储设备的处理器和存储器之间的读写接口的速度受限，例如，当处理器性能足够高、且采用USB3.0的时候，如果排除存储介质访问速度的限制，USB3.0的传输速率为5Gb/S，也就是理论带宽为640M/S；相同方法计算USB2.0，其带宽也在60M/S。而现实和理论的差距主要的问题在于，处理器与存储器之间的接口读写速度受限。
技术实现思路
有鉴于此，本技术实施例提供一种移动存储设备，能够提高移动存储设备的读写速度。本技术实施例提供一种移动存储设备，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接。根据本技术实施例的一种具体实现方式，所述FPGA控制模块包括：处理器单元和与所述处理器单元相连的存储设备接口单元；所述处理器单元与所述接口控制模块相连；所述存储器阵列模块中的各数据存储器，与所述存储设备接口单元并行连接。根据本技术实施例的一种具体实现方式，所述存储器阵列模块还包括：存储器通信接口；所述存储器阵列模块中的各数据存储器，通过所述存储器通信接口与所述存储设备接口单元并行连接。根据本技术实施例的一种具体实现方式，所述设备还包括系统程序存储器，所述系统程序存储器与所述FPGA控制模块相连，用于存储在FPGA控制模块上运行的系统程序。根据本技术实施例的一种具体实现方式，所述移动存储设备还包括电源管理模块，所述电源管理模块与所述FPGA控制模块相连，用于为所述FPGA控制模块、存储器阵列模块和接口控制模块供电。根据本技术实施例的一种具体实现方式，所述移动存储设备还包括系统时钟源模块，所述系统时钟源模块与所述FPGA控制模块相连，用于为所述移动存储设备提供时钟源。根据本技术实施例的一种具体实现方式，所述移动存储设备还包括系统随机存储器，所述系统随机存储器与所述FPGA控制模块相连，用于暂存FPGA控制模块中的数据。根据本技术实施例的一种具体实现方式，所述接口控制模块为USB接口控制模块。根据本技术实施例的一种具体实现方式，所述USB接口控制模块包括USB控制器、电源管理单元、复位电路单元、时钟电路单元、程序存储单元：USB控制器，用于通过USB协议实现FPGA控制模块与USB端口之间的数据通信；电源管理单元，与所述USB控制器相连，用于给USB控制器、复位电路单元、时钟电路单元、程序存储单元提供电源；复位电路单元，与所述USB控制器相连，用于对USB接口控制模块的软件系统进行复位；时钟电路单元，用于为USB控制器提供系统工作的时钟频率；程序存储单元，用于存储USB控制器内部运行的程序。根据本技术实施例的一种具体实现方式，所述USB接口控制模块还包括通信接口单元，所述通信接口单元与所述USB控制器和FPGA控制模块相连，用于USB控制器同FPGA控制模块之间进行通信。本技术实施例提供的一种移动存储设备，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接；FPGA控制模块能够实现对所述所述存储阵列模块中的各数据存储器进行并行读写访问，提高了数据吞吐量，从而提高了移动存储设备的读写速度。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1为本技术实施例移动存储设备的结构示意图；图2为本技术实施例移动存储设备一可选实施方式的结构示意图；图3为本技术实施例移动存储设备另一可选实施方式的结构示意图；图4为本技术实施例USB接口控制模块的结构示意图。具体实施方式下面结合附图对本技术实施例进行详细描述。应当明确，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本技术保护的范围。本技术实施例提供一种移动存储设备，能够提高移动存储设备的读写速度。图1为本技术实施例的移动存储设备的结构示意图，如图1所示，本实施例的移动存储设备包括：FPGA控制模块1，分别与所述FPGA控制模块1相连的存储器阵列模块2以及接口控制模块3；其中，所述存储器阵列模块2包括至少两个数据存储器21；所述存储器阵列模块2中的各数据存储器21，分别与所述FPGA控制模块1并行连接。本实施例，所述移动存储设备是指带有存储介质且自身具有读写介质的功能的便携式数据存储装置。例如：移动硬盘、USB盘、各种记忆卡等。所述存储器阵列模块包括两个以上的数据存储器，所述数据存储器与所述FPGA控制模块并行通信；所述数据存储器包括但不限于NANDFlash、EMMC、NorFlash、MCP、EMCP存储器等，本实施例在此不做限定。所述接口控制模块用于实现接口协议功能，与设备访问端和FPGA控制模块进行数据通信；所述接口控制模块可以采用USB接口控制模块、ATA接口控制模块、IEEE1394接口控制模块、SATA接口控制模块等，本实施例在此不做限定。本实施例，所述FPGA(Field-ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点；所述FPGA控制模块可选用Virtex-5进行设计。本技术实施例采用两个以上的数据存储器组成的存储器阵列模块，FPGA作为移动存储介质的控制模块，通过FPGA实现多存储器访问接口进而实现多存储器并行存储，实现对所述所述存储阵列模块中的各数据存储器进行并行读写访问，提高了数据吞吐量，从而提高了移动存储设备的读写速度。如图2所示，作为本技术实施例的一可选实施方式，所述FPGA控制模块1包括：处理器单元12和与所述处理器单元12相连的存储设备接口单元11；所述处理器单元12与所述接口控制模块3相连；所述存储器阵列模块2中的各数据存储器21，与所述本文档来自技高网...

【技术保护点】
1.一种移动存储设备，其特征在于，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接。

【技术特征摘要】
1.一种移动存储设备，其特征在于，包括：FPGA控制模块，分别与所述FPGA控制模块相连的存储器阵列模块以及接口控制模块；其中，所述存储器阵列模块包括至少两个数据存储器；所述存储器阵列模块中的各数据存储器，分别与所述FPGA控制模块并行连接。2.根据权利要求1所述的移动存储设备，其特征在于，所述FPGA控制模块包括：处理器单元和与所述处理器单元相连的存储设备接口单元；所述处理器单元与所述接口控制模块相连；所述存储器阵列模块中的各数据存储器，与所述存储设备接口单元并行连接。3.根据权利要求2所述的移动存储设备，其特征在于，所述存储器阵列模块还包括：存储器通信接口；所述存储器阵列模块中的各数据存储器，通过所述存储器通信接口与所述存储设备接口单元并行连接。4.根据权利要求1所述的移动存储设备，其特征在于，所述设备还包括系统程序存储器，所述系统程序存储器与所述FPGA控制模块相连，用于存储在FPGA控制模块上运行的系统程序。5.根据权利要求1所述的移动存储设备，其特征在于，所述移动存储设备还包括电源管理模块，所述电源管理模块与所述FPGA控制模块相连，用于为所述FPGA控制模块、存储器阵列模块和接口控制模块供电。6.根据权利要求1所述的移动存储设备，其特征在于，所述移动存储设备还包...

【专利技术属性】
技术研发人员：林长伟，黄显澍，王小丰，肖新光，
申请(专利权)人：哈尔滨安天科技股份有限公司，
类型：新型
国别省市：黑龙江,23