一种基于可重构计算的高性能弹性连接架构及方法技术

本发明专利技术涉及一种基于可重构计算的高性能弹性连接架构，包括：可重构处理单元RPU矩阵的连接架构，RPU矩阵为由N*M个RPU构成的矩阵；其中N表示RPU矩阵中每一行RPU的个数，M表示RPU矩阵中每一列RPU的个数，N、M为正整数；RPU包括：协议编码器、协议解析器、RPU输出接口和RPU输入接口；协议编码器，用于将计算完成的可重构数据进行协议编码；RPU输出接口，用于将编码后的可重构数据传输至主控系统或其他RPU；协议解析器，用于将接收到的可重构数据进行协议解码；RPU输入接口，用于接收来自主控系统或其他RPU传输来的可重构数据；RPU矩阵的连接架构用于RPU与主控系统之间进行通信，以及RPU之间进行通信。

A High Performance Elastic Connection Architecture and Method Based on Reconfigurable Computing

【技术实现步骤摘要】
一种基于可重构计算的高性能弹性连接架构及方法
本专利技术涉及可重构计算领域，尤其是涉及一种基于可重构计算的高性能弹性计算所需的弹性连接架构及方法。
技术介绍
随着科技的进步，一些嵌入式环境对系统的性能、能耗等需求不断提高，传统的计算模式暴露出了种种弊端。于是可重构计算便越来越受到业界的重视。可重构计算能够实现算法到计算引擎的空间映射(spatialmapping)，并且在被制造成集成电路后还具有定制能力。基于可重构计算的系统架构，需要根据平台的算力需求对可重构处理单元(reconfigurableprocessingunit，RPU)进行数量上的配置，配置不同数量的RPU形成RPU阵列。这些配置的RPU在可重构计算的系统中，会根据需求相互通信，RPU也会和主控系统进行通信。其中，会需要HEC主控系统和RPU之间通信，以及在RPU矩阵中上下行之间RPU、最后一行和第一行RPU之间进行通信。目前的总线架构或交换机制将无法满足当前需求。对于现有的总线架构或交换机制，其内部通信采用的接口不具有通用性，无法满足高性能弹性计算的需求。同时，现有通用的多路超高带宽的数据交换处理器的成本较为昂贵，且需要复杂的通信协议作为支撑，导致开发复杂度高、系统开销大。对于一些方案，需要有一个专门的芯片用于实现RPU矩阵内所有RPU之间的点对点高速通信，且独立于RPU存在。在执行效率上会遇到挑战。
技术实现思路
本专利技术主要根据可重构计算的高性能弹性计算(highperformanceelasticcomputing，HEC)内部通信的特点，提出一种弹性连接架构，解决了HEC主控系统和RPU之间，以及多个RPU之间的高速高可靠性通信。为RPU的弹性部署提供了一种可行的连接架构。为实现上述目的，本专利技术一方面提供了一种基于可重构计算的高性能弹性连接架构，包括：可重构处理单元RPU矩阵的连接架构，RPU矩阵为由N*M个RPU构成的矩阵；其中N表示RPU矩阵中每一行RPU的个数，M表示RPU矩阵中每一列RPU的个数，N、M为正整数；RPU包括：协议编码器、协议解析器、RPU输出接口和RPU输入接口；协议编码器，用于将计算完成的可重构数据进行协议编码；RPU输出接口，用于将编码后的可重构数据传输至主控系统或其他RPU；协议解析器，用于将接收到的可重构数据进行协议解码；RPU输入接口，用于接收来自主控系统或其他RPU传输来的可重构数据；RPU矩阵的连接架构用于RPU与主控系统之间进行通信，以及RPU之间进行通信。优选地，协议编码器位于第一RPU中，第一RPU用于将计算完成的可重构数据进行协议编码并发送至第二RPU或主控系统；其中，编码后的可重构数据的帧头至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；输出RPU信息与第一RPU对应，输入RPU信息与第二RPU对应；以便连接架构将编码后的可重构数据传输至输入第二RPU。优选地，协议解析器位于第一RPU中，第一RPU接收来自主控系统或第二RPU的可重构数据并进行协议解码；其中，解码后获得至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；输入RPU信息与第一RPU对应，输出RPU信息与第二RPU对应；以便第一RPU根据输出RPU信息和/或输入RPU信息，对用于计算的可重构数据进行计算。优选地，输出RPU信息还包括：输出RPU中的运算单元PE信息；输入RPU信息还包括：输入RPU中的PE信息。优选地，协议解析器还用于，将用于计算的可重构数据传输至输入RPU中的PE信息所指示的PE中进行计算。优选地，RPU矩阵的连接架构包括：交叉全连接crossbar的连接结构，形成在RPU阵列中第x行中的每个RPU的输出接口与第x+1行中每个RPU的输入接口之间；其中，1≤x＜x+1≤M，且当x＝M时，令x+1＝1；crossbar的连接结构包括连接控制器；RPU阵列中第一行的每个RPU的输入接口与数据总线相连接，用于通过数据总线接收来自主控系统的可重构数据；其中，数据总线与主控系统相连接；RPU阵列中最后一行的每个RPU的输出接口与数据总线相连接，用于将计算完成的可重构数据通过数据总线传输至主控系统；RPU阵列中的所有RPU均与配置总线相连接，用于通过配置总线接收来自主控系统的配置信息；其中，配置总线与主控系统相连接；RPU阵列中的所有RPU接收配置总线传输的配置信息，并进行配置；RPU阵列中第一行的RPU接收数据总线传输的可重构数据；通过RPU内的协议解析器将接收到的可重构数据进行解析并计算，通过RPU内的协议编码器将计算完成的可重构数据进行编码并传输至crossbar的连接结构中；crossbar的连接结构内的连接控制器通过分析编码后的可重构数据，选通对应的输入RPU的通路，并将编码后的可重构数据传输至对应的输入RPU中进行计算；直至计算完成后，计算完成的RPU将计算后的可重构数据通过数据总线传输至主控系统。优选地，RPU输出接口所在的RPU位于RPU阵列中的第x行；RPU输出接口在与第x+1行的任意一个RPU或数据总线进行通信时，与其他未通信的RPU或数据总线之间的接口处于高阻状态；以及RPU输入接口所在的RPU位于RPU阵列中的第x行；RPU输入接口在与第x-1行的任意一个RPU或数据总线进行通信时，与其他未通信的RPU或数据总线之间的接口处于高阻状态；其中当x＝1时，令x-1＝M。优选地，RPU输出接口位于RPU阵列第x行，RPU输出接口包括：与RPU阵列中第x+1行的每个RPU相连接的接口，以及与数据总线相连接的接口；RPU输入接口位于RPU阵列第x行，RPU输入接口包括：与RPU阵列中第x-1行的每个RPU相连接的接口，以及与数据总线相连接的接口；其中当x＝1时，令x-1＝M。本专利技术另一方面提供了一种基于可重构计算的高性能弹性连接方法，包括：接收主控系统发送的配置信息，配置信息用于配置RPU阵列中的需要用到的RPU；其中，RPU阵列为由N*M个RPU构成的矩阵；其中N表示RPU矩阵中每一行RPU的个数，M表示RPU矩阵中每一列RPU的个数，N、M为正整数；RPU阵列中第x行中的每个RPU的输出接口与第x+1行中每个RPU的输入接口之间存在交叉全连接crossbar的连接结构；其中，1≤x＜x+1≤M，且当x＝M时，令x+1＝1；crossbar的连接结构包括连接控制器；接收主控系统发送的可重构数据，并将可重构数据传输至RPU阵列中的第一行中的RPU进行计算，RPU阵列中的第一行中的RPU将计算完成的可重构数据进行编码并传输至crossbar的连接结构，crossbar的连接结构内的控制器通过分析编码后的可重构数据，选通对应RPU的通路，并将编码后的可重构数据传输至对应的RPU中进行计算，直至计算完成；计算完成的RPU将计算后的可重构数据传输至主控系统。本专利技术实现了通过RPU矩阵的连接架构实现了HEC主控系统和RPU之间，以及多个RPU之间的高速高可靠通信。通过RPU内的协议编码器对可重构数据进行编码，以及通过RPU内的协议解析器对可重构数据进行解码，配合RPU矩阵的连接架构完成HEC主控系统可以根据算力需求对多个RPU进行弹性部署，可灵本文档来自技高网...

【技术保护点】
1.一种基于可重构计算的高性能弹性连接架构，其特征在于，包括：可重构处理单元RPU矩阵的连接架构，所述RPU矩阵为由N*M个RPU构成的矩阵；其中N表示所述RPU矩阵中每一行RPU的个数，M表示所述RPU矩阵中每一列RPU的个数，N、M为正整数；所述RPU包括：协议编码器、协议解析器、RPU输出接口和RPU输入接口；所述协议编码器，用于将计算完成的可重构数据进行协议编码；所述RPU输出接口，用于将编码后的可重构数据传输至所述主控系统或其他所述RPU；所述协议解析器，用于将接收到的可重构数据进行协议解码；所述RPU输入接口，用于接收来自主控系统或其他所述RPU传输来的可重构数据；所述RPU矩阵的连接架构用于所述RPU与所述主控系统之间进行通信，以及所述RPU之间进行通信。

【技术特征摘要】
1.一种基于可重构计算的高性能弹性连接架构，其特征在于，包括：可重构处理单元RPU矩阵的连接架构，所述RPU矩阵为由N*M个RPU构成的矩阵；其中N表示所述RPU矩阵中每一行RPU的个数，M表示所述RPU矩阵中每一列RPU的个数，N、M为正整数；所述RPU包括：协议编码器、协议解析器、RPU输出接口和RPU输入接口；所述协议编码器，用于将计算完成的可重构数据进行协议编码；所述RPU输出接口，用于将编码后的可重构数据传输至所述主控系统或其他所述RPU；所述协议解析器，用于将接收到的可重构数据进行协议解码；所述RPU输入接口，用于接收来自主控系统或其他所述RPU传输来的可重构数据；所述RPU矩阵的连接架构用于所述RPU与所述主控系统之间进行通信，以及所述RPU之间进行通信。2.根据权利要求1所述的架构，其特征在于，所述协议编码器位于第一RPU中，所述第一RPU用于将计算完成的可重构数据进行协议编码并发送至第二RPU或所述主控系统；其中，所述编码后的可重构数据的帧头至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；所述输出RPU信息与所述第一RPU对应，所述输入RPU信息与所述第二RPU对应；以便所述连接架构将编码后的可重构数据传输至输入所述第二RPU。3.根据权利要求1所述的架构，其特征在于，所述协议解析器位于第一RPU中，所述第一RPU接收来自主控系统或第二RPU的可重构数据并进行协议解码；其中，解码后获得至少包含以下信息中的一种：输出RPU信息、输入RPU信息和用于计算的可重构数据；所述输入RPU信息与所述第一RPU对应，所述输出RPU信息与所述第二RPU对应；以便所述第一RPU根据所述输出RPU信息和/或输入RPU信息，对所述用于计算的可重构数据进行计算。4.根据权利要求2或3所述的架构，其特征在于，所述输出RPU信息还包括：输出RPU中的运算单元PE信息；所述输入RPU信息还包括：输入RPU中的PE信息。5.根据权利要求4所述的架构，其特征在于，所述协议解析器还用于，将所述用于计算的可重构数据传输至所述输入RPU中的PE信息所指示的PE中进行计算。6.根据权利要求1所述的架构，其特征在于，所述RPU矩阵的连接架构包括：交叉全连接crossbar的连接结构，形成在所述RPU阵列中第x行中的每个RPU的输出接口与第x+1行中每个RPU的输入接口之间；其中，1≤x＜x+1≤M，且当x＝M时，令x+1＝1；crossbar的连接结构包括连接控制器；所述RPU阵列中第一行的每个RPU的输入接口与数据总线相连接，用于通过所述数据总线接收来自主控系统的可重构数据；其中，所述数据总线与所述主控系统相连接；所述RPU阵列中最后一行的每个RPU的输出接口与数据总线相连接，用于将计算完成的可重构数据通过所述数据总线传输至所述主控系统；所述RPU阵列...

【专利技术属性】
技术研发人员：向志宏，杨延辉，吴君安，
申请(专利权)人：北京超维度计算科技有限公司，
类型：发明
国别省市：北京,11