存储模块及其操作方法技术

一种存储模块包括：第一存储器件，包括用于与存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；第二存储器件，包括用于与所述存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；以及内部数据总线，将所述第一存储器件耦接到所述第二存储器件以在所述第一存储器件的第二电路节点与所述第二存储器件的第二电路节点之间输送数据。当内部读取命令被施加给所述第一存储器件而内部写入命令被施加给所述第二存储器件时，数据经由所述内部数据总线而从所述第一存储器件传送给所述第二存储器件。

Storage module and its operation method

【技术实现步骤摘要】
存储模块及其操作方法相关申请的交叉引用本专利申请文件要求2017年11月28日提交的编号为10-2017-0160653的韩国专利申请的优先权和权益，其通过引用整体合并于此。
此专利申请文件中公开的技术和实施方式涉及一种存储模块及用于操作该存储模块的方法。
技术介绍
在实施或使用用于储存数字信息的存储器的各种计算设备、系统和应用中，存储器控制器可以控制连接到其的多个存储器件。存储器控制器经由包括数据总线、地址总线和命令总线的内部总线来连接。数据总线在存储器控制器与多个存储器件之间输送数据。地址总线和命令总线分别用来将地址信号和命令信号从存储器控制器输送给多个存储器件。
技术实现思路
此专利申请文件其中提供了可以在存储模块的存储器件之间直接交换数据的技术。根据本专利技术的一个实施例，一种存储模块包括：第一存储器件，包括用于与存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；第二存储器件，包括用于与所述存储器控制器通信的而第一电路节点和用于所述存储模块内部通信的第二电路节点；以及内部数据总线，适用于给/从第一存储器件的第二数据焊盘和第二存储器件的第二数据焊盘传送/接收数据，其中，当内部读取命令被施加给所述第一存储器件而内部写入命令被施加给所述第二存储器件时，数据经由所述内部数据总线而从所述第一存储器件传送给所述第二存储器件。根据本专利技术的另一实施例，一种存储模块包括：多个存储器件；多个数据总线，分别对应于存储器件，以及在每个存储器件与所述存储器控制器之间输送数据；内部数据总线，适用于在存储器件之间输送数据；以及适用于控制存储器件的公共命令总线和公共数据总线，其中，每个存储器件包括：耦接到与其相对应的数据总线的第一数据焊盘；以及耦接到所述内部数据总线的第二数据焊盘，以及其中，当内部读取命令经由所述公共命令总线和所述公共地址总线被施加给存储器件之中的第一存储器件、而内部写入命令被施加给第二存储器件时，数据经由所述内部数据总线而在所述第一存储器件与所述第二存储器件之间传送。根据本专利技术的另一实施例，一种用于操作设置有第一存储器件和第二存储器件的存储模块的方法，包括：在所述第一存储器件和所述第二存储器件处接收正常读取命令；响应于所述正常读取命令，经由第一存储总线将数据从所述第一存储器件传送给存储器控制器，以及经由第二存储总线将数据从所述第二存储器件传送给所述存储器控制器；在所述第一存储器件和所述第二存储器件中接收正常写入命令；响应于所述正常写入命令，经由所述第一存储总线来储存从所述第一存储器件传送来的数据，以及经由所述第二存储总线来储存从所述第二存储器件传送来的数据；在所述第一存储器件中接收内部读取命令；在所述第二存储器件中接收内部写入命令；以及响应于所述内部读取命令而将数据从所述第一存储器件传送给内部数据总线，以及响应于所述内部写入命令而将数据从所述内部数据总线传送给所述第二存储器件。在附图、说明书和权利要求书中更详细地描述了所公开技术的以上和其他实施例或特征。附图说明图1A和图1B图示了存储器控制器与存储器件之间的总线连接的示例。图2是图示存储器件中的每一(Per)动态随机存取存储器(DRAM)可寻址(PDA)模式中的模式寄存器设置(MRS)的操作的示例的时序图。图3是根据所公开技术的一个实施例的存储系统300的示例的框图。图4是描述在图3中所示的存储系统300中通过使用掩蔽命令来单独地控制存储器件320_0至320_3的过程的示例的流程图。图5A和图5B图示了图4中所示的步骤420的过程的示例。图6是图3中所示的存储器件320_0的示例的框图。图7是根据所公开技术的另一实施例的存储系统700的示例的框图。图8图示了根据所公开技术的一个实施例的在图7的存储系统700中通过使用内部读取命令和内部写入命令来在存储模块711的存储器件720_1和720_3之间交换数据的过程的示例。图9图示了根据所公开技术的另一个实施例的在图7的存储系统700中通过使用内部读取命令和内部写入命令来在存储模块711的存储器件720_1和720_3之间交换数据的过程的示例。图10是图7中所示的存储器件720_0的示例的框图。具体实施方式所公开技术可以被实施成提供允许存储模块单独地控制存储模块中的多个存储器件的存储系统。在不同的存储器件通过一个存储器控制器来控制的存储系统中，可以在存储器件和存储器控制器之间实施不同的接口配置。图1A和图1B使出了两个示例。图1A示出了存储系统的接口配置的一个示例，在该存储系统中，存储器控制器100被提供为经由接口控制两个或更多个存储器件110_0和110_1。此示例性接口配置包括耦接在存储器控制器100与第一存储器件110_0之间的诸如命令总线CMD_BUS_0、地址总线ADD_BUS_0和数据总线DATA_BUS_0的第一组接口总线以及耦接在存储器控制器100与第二存储器件110_1之间的诸如命令总线CMD_BUS_1、地址总线ADD_BUS_1和数据总线DATA_BUS_1的第二组接口总线。此示例示出了某些实施方式的示例，其中耦接在存储器控制器100与第一存储器件110_0之间的总线与耦接在存储器控制器100与第二存储器件110_1之间的总线分离，存储器控制器100可以指示第一存储器件110_0和第二存储器件110_1来执行完全分离的操作。例如，当读取操作正在第一存储器件110_0中执行时，写入操作可以在第二存储器件110_1中执行。然而，一些实施方式可以受益于诸如器件100_0和100_1的不同存储器件共享一个或多个接口总线，同时不同存储器件分别具有分别指定给各个存储器件的一个或多个非共享接口总线。对于不同存储器件的接口总线(例如，命令总线、地址总线或数据总线)的特定共享设计取决于特定存储系统的需要或要求。图1B图示了与图1A中的接口配置不同的这种实施方式的一个示例。在此示例中，具有其自己的指定数据总线DATA_BUS_0的第一存储器件110_0和具有其自己的指定数据总线DATA_BUS_1的第二存储器件110_1共享公共命令总线CMD_BUS和地址总线ADD_BUS，使得第一存储器件110_0和第二存储器件110_1可以在使用它们的指定数据总线来读取或写入不同数据时响应于由共享命令总线CMD_BUS输送的同一读取或写入命令来同时地执行读取操作或同时地执行写入操作。使用相同的共享地址总线，存储器件可以使用相同的地址用于它们分别不同的数据位置。不同于图1A，两个存储器件110_0和110_1响应于同一命令来操作，从而不能独立地执行它们分离的操作。例如，存储器控制器100不能控制读取操作来仅在第一存储器件110_0中执行，或者不能控制写入操作来仅在第二存储器件110_1中执行。存储器排(rank)通常指连接到同一芯片选择且同时被访问的存储芯片组。一些存储器控制方案通过使用各个存储芯片的数据选通信号而允许排(rank)上的特定存储芯片的可编程性。例如，存储器件的Per动态随机存取存储器(DRAM)可寻址(PDA)模式可以用来访问特定存储芯片而非访问同一存储排中的全部存储芯片。图2是图示存储器件中的PDA模式中的模式寄存器设置(MRS)的操作的示例的时序图。在所公开技术的各种实施方式本文档来自技高网...

【技术保护点】
1.一种存储模块，包括：第一存储器件，包括用于与存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；第二存储器件，包括用于与所述存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；以及内部数据总线，将所述第一存储器件耦接到所述第二存储器件以在所述第一存储器件的第二电路节点与所述第二存储器件的第二电路节点之间输送数据，其中，当内部读取命令被施加给所述第一存储器件而内部写入命令被施加给所述第二存储器件时，数据经由所述内部数据总线而从所述第一存储器件传送给所述第二存储器件。

【技术特征摘要】
2017.11.28 KR 10-2017-01606531.一种存储模块，包括：第一存储器件，包括用于与存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；第二存储器件，包括用于与所述存储器控制器通信的第一电路节点和用于所述存储模块内部通信的第二电路节点；以及内部数据总线，将所述第一存储器件耦接到所述第二存储器件以在所述第一存储器件的第二电路节点与所述第二存储器件的第二电路节点之间输送数据，其中，当内部读取命令被施加给所述第一存储器件而内部写入命令被施加给所述第二存储器件时，数据经由所述内部数据总线而从所述第一存储器件传送给所述第二存储器件。2.如权利要求1所述的存储模块，还包括：第一数据总线，将所述第一存储器件的第一电路节点耦接到所述存储器控制器来在所述第一存储器件的第一电路节点与所述存储器控制器之间输送数据；以及第二数据总线，将所述第二存储器件的第一电路节点耦接到所述存储器控制器来在所述第二存储器件的第一电路节点与所述存储器控制器之间输送数据。3.如权利要求1所述的存储模块，还包括：公共命令总线，被耦接到所述第一存储器件和所述第二存储器件二者并被其共享以输送命令信号给所述第一存储器件和所述第二存储器件二者；以及公共地址总线，被耦接到所述第一存储器件和所述第二存储器件二者并被其共享以输送地址信号给所述第一存储器件和所述第二存储器件二者，其中，所述第一存储器件和所述第二存储器件通过经由所述公共命令总线和所述公共地址总线而提供的命令信号和地址信号来被控制。4.如权利要求3所述的存储模块，其中，所述第一存储器件和所述第二存储器件中的每个包括用来对所述第一存储器件和所述第二存储器件实施命令掩蔽功能的命令掩蔽模式控制电路，以及其中：通过使用所述命令掩蔽功能，被施加给所述第一存储器件的所述内部读取命令仅被所述第一存储器件认作有效；以及通过使用所述命令掩蔽功能，被施加给所述第二存储器件的所述内部写入命令仅被所述第二存储器件认作有效。5.如权利要求1所述的存储模块，其中：所述内部读取命令被施加给所述第一存储器件的时刻与所述内部写入命令被施加给所述第二存储器件的时刻之间的延迟通过从读取延时RL减去写入延时WL来获得；以及在从所述内部写入命令被施加开始经过了所述写入延时WL之后，所述数据从所述第一存储器件加载到所述内部数据总线上，以及被传送给所述第二存储器件。6.如权利要求1所述的存储模块，其中：所述内部读取命令将所述第一存储器件的第二电路节点设置成所述第一存储器件使用的电路节点，以及指示所述第一存储器件来执行读取操作；以及所述内部写入命令将所述第二存储器件的第二电路节点设置成所述第二存储器件使用的电路节点，以及指示所述第二存储器件来执行写入操作。7.如权利要求6所述的存储模块，其中：当所述内部读取命令被施加以将所述第一存储器件的第二电路节点设置成所述第一存储器件使用的电路节点时，控制信号经由读取操作不使用的地址焊盘来被供给至所述第一存储器件；以及当所述内部写入命令被施加以将所述第二存储器件的第二电路节点设置成所述第二存储器件使用的电路节点时，控制信号经由写入操作不使用的地址焊盘来被供给至所述第二存储器件。8.如权利要求1所述的存储模块，其中：所述内部读取命令是在所述第一存储器件的第二电路节点被设置成所述第一存储器件使用的电路节点时施加的读取命令；以及所述内部写入命令是在所述第二存储器件的第二电路节点被设置成所述第二存储器件使用的电路节点时施加的写入命令。9.一种存储模块，包括：多个存储器件；多个数据总线，所述多个数据总线中的每个将所述多个存储器件之一耦接到存储器控制器来在每个存储器件与所述存储器控制器之间输送数据；内部数据总线，将所述多个存储器件彼此耦接以在所述存储器件之间输送数据；公共命令总线，被耦接到所述存储器件并被其共享以将公共命令信号引导给每个存储器件来控制存储器件；以及公共地址总线，被耦接到存储器件并被其共享以将公共地址信号引导给与所述公共命令信号有关的每个存储器件以用于每个存储器件处的操...

【专利技术属性】
技术研发人员：权正贤，洪道善，申原圭，郑承奎，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR