眼图生成装置、存储芯片测试系统制造方法及图纸

本实用新型专利技术涉及数据信号测试技术领域，提出一种眼图生成装置、存储芯片测试系统，该装置包括：眼图生成单元、评测单元、控制单元、信号生成单元以及采样单元。眼图生成单元用于根据样本信号生成一眼图；评测单元用于生成评测所述眼图是否合格的评测信号；控制单元用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。本公开通过调整采样时钟信号可以获得最佳的眼图取样位置。

Eye Diagram Generator and Memory Chip Testing System

【技术实现步骤摘要】
眼图生成装置、存储芯片测试系统
本技术涉及数据信号测试
，尤其涉及一种眼图生成装置及方法、存储芯片测试系统。
技术介绍
随着数据信号传输速率的提高，传统的波形参数测试已经难以衡量数据信号的传输质量。眼图作为一种新的评测数据信号传输质量的形式已经在数据信号的评测中广泛应用。眼图实际上就是高速数据信号不同位置的数据比特按照时钟的间隔叠加在一起自然形成的一个统计分布图。眼图的形成需要以时钟为基准进行叠加。相关技术中，数据信号通常嵌入有时钟信号。形成眼图时，通常以数据信号自身的时钟信号为基准对数据信号的波形进行叠加，从而生成眼图。然而，相关技术中，以数据信号自身的时钟信号为基准生成的眼图通常并不是眼图的最佳形态。需要说明的是，在上述
技术介绍
部分技术的信息仅用于加强对本技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
技术实现思路
本技术的目的在于提供一种眼图生成装置及方法、存储芯片测试系统。该眼图生成装置可以通过调整采样时钟信号以获得最佳的眼图取样位置，从而生成最佳形态的眼图。本技术的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本技术的实践而习得。根据本技术的一个方面，提供一种眼图生成装置，该装置包括：眼图生成单元、评测单元、控制单元、信号生成单元以及采样单元。眼图生成单元用于根据样本信号生成一眼图；评测单元用于生成评测所述眼图是否合格的评测信号；控制单元用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。本技术的一种示例性实施例中，所述控制单元还用于生成电压调节信号，所述眼图生成装置还包括参考电压调节单元。参考电压调节单元与所述眼图生成单元、控制单元连接，用于在所述电压调节信号作用下生成一参考电压以供所述眼图生成单元根据所述参考电压调节所述眼图。本技术的一种示例性实施例中，所述控制信号组包括第一控制信号组和第二控制信号组，所述第一控制信号组包括两个控制信号，所述第二控制信号组包括多个控制信号。本技术的一种示例性实施例中，所述信号生成单元包括：第一D型触发器、第二D型触发器、第一数据选择器、第二数据选择器、第一缓冲器组、反相器组、第二缓冲器组。第一D型触发器的CP端接收一第一时钟信号，D端接收一第二时钟信号，所述第一时钟信号的频率为所述第二时钟信号频率的二倍；第二D型触发器的CP端接收所述第一时钟信号，D端与所述第一D型触发器的Q端连接；第一数据选择器的第一数据输入端与所述第一D型触发器的Q非端连接，第二数据输入端与所述第二D型触发器的Q非端连接，第三数据输入端与所述第二D型触发器的Q端连接，第四数据输入端与所述第一D型触发器的Q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第二数据选择器的第一数据输入端与所述第一D型触发器的Q端连接，第二数据输入端与所述第一D型触发器的Q非端连接，第三数据输入端与所述第二D型触发器的Q非端连接，第四数据输入端与所述第二D型触发器的Q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第一缓冲器组包括并联的多个第一缓冲器，每个所述第一缓冲器的输入端与所述第一数据选择器的输出端连接，每个所述第一缓冲器的控制端分别接收所述第二控制信号组中的一个控制信号；反相器组包括多个反相器，每个反相器的输入端接收所述第二控制信号组中的一个控制信号；第二缓冲器组包括并联的多个第二缓冲器，每个所述第二缓冲器的输入端与所述第二数据选择器的输出端连接，每个所述第二缓冲器的控制端与一个所述反相器的输出端连接，其中每个所述第一缓冲器和所述第二缓冲器的输出端连接共同输出所述采样时钟信号。本技术的一种示例性实施例中，所述第一缓冲器与所述第二缓冲器结构相同。本技术的一种示例性实施例中，所述信号生成单元还包括驱动电路，所述驱动电路用于放大所述采样时钟信号。本技术的一种示例性实施例中，所述驱动电路包括串联的多个缓冲器。本技术的一种示例性实施例中，用于生成存储芯片中数据信号的眼图，所述存储芯片包括双向数据控制引脚，所述双向数据控制引脚输出所述第二时钟信号。本技术的一种示例性实施例中，所述信号生成单元还包括倍频装置，所述倍频装置的输入端与所述双向数据控制引脚连接，所述倍频装置的输出端输出所述第一时钟信号。本技术的一种示例性实施例中，所述第一控制信号组为最高有效位信号。本技术的一种示例性实施例中，所述第一控制信号组为最低有效位信号。根据本技术的一个方面，提供一种存储芯片测试系统，该系统包括：多个存储芯片、控制器以及上述的眼图生成装置。控制器分别与多个所述存储芯片连接，用于向多个所述存储芯片发送控制信号组以控制所述存储芯片进行数据信号交互；所述眼图生成装置一一对应连接在所述存储芯片上，用于分别检测所述存储芯片中数据信号的眼图。本技术的一种示例性实施例中，所述存储芯片为双列直插式存储模块。本技术的一种示例性实施例中，所述存储芯片为内存芯片。根据本技术的一个方面，提供一种眼图生成方法，该方法包括：根据样本信号生成一眼图，并生成用于评测所述眼图是否合格的评测信号；接收所述评测信号，并在评测结果不合格时生成控制信号组；接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；根据所述采样时钟信号生成一新的样本信号，并根据新的所述样本信号生成新的眼图。本技术提出一种眼图生成装置及方法、存储芯片测试系统。该眼图生成装置中眼图生成单元根据样本信号生成一眼图；评测单元生成评测所述眼图是否合格的评测信号；控制单元接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。一方面，本公开可以生成一最佳状态的眼图；另一方面，本公开提供的眼图生成装置结构简单。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本公开眼图生成装置一种示例性实施例的结构示意图；图2为本公开眼图生成装置另一种示例性实施例的结构示意图；图3为本公开眼图生成装置一种示例性实施例中信号生成单元的电路图；图4为本公开眼图生成装置一种示例性实施例中信号生成单元的工作时序图；图5为本公开眼图生成装置一种示例性实施例中采样时钟信号的多相图。图6为本公开眼图生成装置一种示例性实施例中生成的眼图；图7为本公开存储芯片测试系统一种示例性实施例的结构示意图；图8为本公开眼图生成方法一种示例性实施例的流程图。具体实施方式现在将参考附图更全面地描本文档来自技高网...

【技术保护点】
1.一种眼图生成装置，其特征在于，包括：眼图生成单元，用于根据样本信号生成一眼图；评测单元，用于生成评测所述眼图是否合格的评测信号；控制单元，用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元，用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元，用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。

【技术特征摘要】
1.一种眼图生成装置，其特征在于，包括：眼图生成单元，用于根据样本信号生成一眼图；评测单元，用于生成评测所述眼图是否合格的评测信号；控制单元，用于接收所述评测信号，并在评测结果不合格时生成控制信号组；信号生成单元，用于接收所述控制信号组并根据所述控制信号组生成一采样时钟信号；采样单元，用于根据所述采样时钟信号生成一新的样本信号，并将新的所述样本信号传输到眼图生成单元以生成新的眼图。2.根据权利要求1所述的眼图生成装置，其特征在于，所述控制单元还用于生成电压调节信号，所述眼图生成装置还包括：参考电压调节单元，与所述眼图生成单元、控制单元连接，用于在所述电压调节信号作用下生成一参考电压以供所述眼图生成单元根据所述参考电压调节所述眼图。3.根据权利要求1所述的眼图生成装置，其特征在于，所述控制信号组包括第一控制信号组和第二控制信号组，所述第一控制信号组包括两个控制信号，所述第二控制信号组包括多个控制信号。4.根据权利要求3所述的眼图生成装置，其特征在于，所述信号生成单元包括：第一D型触发器，CP端接收一第一时钟信号，D端接收一第二时钟信号，所述第一时钟信号的频率为所述第二时钟信号频率的二倍；第二D型触发器，CP端接收所述第一时钟信号，D端与所述第一D型触发器的Q端连接；第一数据选择器，第一数据输入端与所述第一D型触发器的Q非端连接，第二数据输入端与所述第二D型触发器的Q非端连接，第三数据输入端与所述第二D型触发器的Q端连接，第四数据输入端与所述第一D型触发器的Q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第二数据选择器，第一数据输入端与所述第一D型触发器的Q端连接，第二数据输入端与所述第一D型触发器的Q非端连接，第三数据输入端与所述第二D型触发器的Q非端连接，第四数据输入端与所述第二D型触发器的Q端连接，第一控制端和第二控制端分别接收所述第一控制信号组中的两控制信号；第一缓冲器组，包括并联的多个第一缓冲器，每个所述第一缓冲器的输入端与所述第一数...

【专利技术属性】
技术研发人员：林祐贤，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34