半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中方法包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。所述方法提高了半导体器件的性能。

Semiconductor devices and their formation methods

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。MOS晶体管的工作原理是：在栅极结构施加电压，通过调节栅极结构底部沟道的电流来产生开关信号。然而，现有技术中MOS晶体管构成的半导体器件的性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。可选的，所述第一停止层的材料包括ZnS-SiO2混合物。可选的，在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百分比为75％～85％。可选的，所述第一停止层的厚度为10埃～200埃。可选的，所述退火处理的参数包括：采用的气体包括氮气，温度为300摄氏度～500摄氏度，退火时间为40分钟～120分钟。可选的，还包括：进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，在第一通孔底部的第一停止层中形成第一开口；在第一通孔和第一开口中形成第一插塞。可选的，所述第一停止层的材料为ZnS-SiO2混合物；刻蚀第一通孔底部的第一停止层的工艺包括湿法刻蚀工艺，参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸的质量百分比浓度为10％～50％。可选的，所述第一源漏掺杂层的材料包括掺杂有第一离子的硅或掺杂有第一离子的碳硅，第一离子的导电类型为N型。可选的，所述基底还包括第二区，第二区用于形成P型晶体管；所述半导体器件的形成方法还包括：在形成所述第一通孔之前，形成第二栅极结构、第二源漏掺杂层和第二停止层，第二栅极结构位于基底第二区上，第二源漏掺杂层位于第二栅极结构两侧的基底第二区中，第二停止层位于第二源漏掺杂层的表面，所述介质层还位于基底第二区、第二停止层和第二栅极结构上；在第二栅极结构两侧的介质层中分别形成第二通孔，第二通孔暴露出第二停止层表面；刻蚀第二通孔底部的第二停止层，暴露出第二源漏掺杂层的表面，在第二通孔底部的第二停止层中形成第二开口；在第二通孔和第二开口中形成第二插塞。可选的，所述第二停止层的材料包括氧化铝。可选的，所述第二停止层的厚度为10埃～200埃。可选的，刻蚀第二通孔底部的第二停止层的工艺包括湿法刻蚀工艺。可选的，在进行所述退火处理之前，刻蚀第二通孔底部的第二停止层以形成所述第二开口。可选的，所述第二源漏掺杂层的材料包括掺杂有第二离子的锗硅，第二导电离子的导电类型为P型。本专利技术还提供一种采用上述任意一项方法形成的半导体器件。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的半导体器件的形成方法中，在所述退火处理中，第一停止层的晶粒增大，使第一源漏掺杂层表面的第一停止层体积增大，体积增大后的第一停止层有明显的变形。由于第一通孔底部的第一停止层的扩展不受限制，因此在第一停止层内获得拉应力，第一停止层内部的拉应力通过第一源漏掺杂层转移至第一沟道区中，使第一沟道区内产生拉应力，从而提高了第一沟道区中载流子的迁移率，提高了半导体器件的性能。进一步，所述第一停止层在形成第一通孔的过程中保护第一源漏掺杂层表面，进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，这样能够避免对第一源漏掺杂层造成较大的刻蚀损耗。附图说明图1至图7是本专利技术一实施例中半导体器件形成过程的结构示意图。具体实施方式正如
技术介绍
所述，现有技术形成的半导体器件的性能较差。一种半导体器件的形成方法，包括：提供基底；形成栅极结构和源漏掺杂层，栅极结构位于基底上，源漏掺杂层位于栅极结构两侧的基底中，栅极结构底部的基底中的具有沟道区。所述源漏掺杂层为应力层，使沟道区中载流子迁移率提高。随着半导体器件特征尺寸的不断减小，源漏掺杂层的体积也随之减小，因此源漏掺杂层作为应力层使沟道区中载流子迁移率提高的程度受到限制。从而导致半导体器件的性能下降。在此基础上，本专利技术提供一种半导体器件的形成方法，包括：在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；之后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。所述方法提高了半导体器件的性能。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图7是本专利技术一实施例中半导体器件形成过程的结构示意图。参考图1，提供基底，基底包括第一区A，第一区A用于形成N型晶体管。本实施例中，基底还包括第二区B，第二区B用于形成P型晶体管。在其它实施例中，基底仅包括第一区。本实施例中，以第一区A和第二区B用于形成鳍式场效应晶体管作为示例进行说明。在其它实施例中，第一区A和第二区B用于形成平面式MOS晶体管。本实施例中，基底包括半导体衬底100和位于半导体衬底100上的鳍部110。在其它实施例中，基底为平面式的半导体衬底。所述半导体衬底100的材料为单晶硅。所述半导体衬底100还可以是多晶硅或非晶硅。所述半导体衬底100的材料还可以为锗、锗化硅、砷化镓等半导体材料。本实施例中，所述鳍部110通过图形化半导体衬底100而形成。在其它实施例中，可以是：在所述半导体衬底上形成鳍部材料层；刻蚀鳍部材料层，从而形成鳍部。本实施例中，还包括：在基底第一区A和第二区B上形成隔离结构103，隔离结构103覆盖第一区A鳍部110的部分侧壁和第二区B鳍部110的部分侧壁，隔离结构103的表面低于鳍部110的顶部表面。所述隔离结构103的材料包括氧化硅。继续参考图1，形成第一栅极结构121、第一源漏掺杂层131、第一停止层141和介质层150，第一栅极结构121位于基底第一区A上，第一源漏掺杂层131位于第一栅极结构121两侧的基底第一区A中，第一停止层141位于第一源漏掺杂层131的表面，介质层150位于基底第一区A、第一停止层141和第一栅极结构121上。第一栅极结构121的侧壁具有第一侧墙161。第一停止层141位于第一侧墙161侧壁、第一区A隔离结构103表面和第一源漏掺杂层131的表面。第一停止层141的材料包括ZnS-SiO2混合物。本实施例中，第一停止层141的材料为ZnS-SiO2混合物。在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，基底包括第一区，第一区用于形成N型晶体管；形成第一栅极结构、第一源漏掺杂层、第一停止层和介质层，第一栅极结构位于基底第一区上，第一源漏掺杂层位于第一栅极结构两侧的基底第一区中，第一停止层位于第一源漏掺杂层的表面，介质层位于基底第一区、第一停止层和第一栅极结构上，第一栅极结构底部的基底中具有第一沟道区；在第一栅极结构两侧的介质层中分别形成第一通孔，第一通孔暴露出第一停止层表面；形成第一通孔后，进行退火处理，使第一停止层的体积增大，第一停止层的体积变化通过第一源漏掺杂层使第一沟道区内产生拉应力。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一停止层的材料包括ZnS-SiO2混合物。3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在所述ZnS-SiO2混合物中，ZnS的摩尔百分比为15％～25％，SiO2的摩尔百分比为75％～85％。4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一停止层的厚度为10埃～200埃。5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述退火处理的参数包括：采用的气体包括氮气，温度为300摄氏度～500摄氏度，退火时间为40分钟～120分钟。6.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：进行所述退火处理后，刻蚀第一通孔底部的第一停止层直至暴露出第一源漏掺杂层的表面，在第一通孔底部的第一停止层中形成第一开口；在第一通孔和第一开口中形成第一插塞。7.根据权利要求6所述的半导体器件的形成方法，其特征在于，所述第一停止层的材料为ZnS-SiO2混合物；刻蚀第一通孔底部的第一停止层的工艺包括湿法刻...

【专利技术属性】
技术研发人员：张海洋，纪世良，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31