一种功率半导体器件封装结构制造技术

本实用新型专利技术公开了一种功率半导体器件封装结构，该封装结构包括：至少一个封装子模组，包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值；芯片定位框架具有与芯片终端区接触的接触部，接触部和芯片终端区之间设置有粘接层，以使接触部和芯片终端区粘接，通过实施本实用新型专利技术，有效地减小了功率半导体器件封装时芯片的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性；另一方面减小甚至消除了芯片终端和定位框架之间的间隙，显著增加了芯片的耐压等级，满足电力系统对器件电压等级的要求。

【技术实现步骤摘要】
一种功率半导体器件封装结构
本技术涉及半导体器件封装
，具体涉及一种功率半导体器件封装结构。
技术介绍
目前，随着电力系统更高电压等级和更大容量的需求，对于功率半导体器件的耐压性要求在3300V到4500V，未来可能还会更高。在如此高的电压等级下，现有的封装结构和工艺受到了严重的挑战。对于焊接式功率半导体器件来说，可以采用硅凝胶的方式对芯片耐压终端进行保护，继而提升封装后器件的耐压等级。对于刚性压接功率半导体器件而言，压接结构中芯片同其它零部件之间是靠压力进行接触，芯片的背面同钼片完全接触，芯片的正面由于有源区和终端的存在，芯片正面有源区同正面的小钼片进行压力接触，芯片四周的终端区域往往不承受压力。这样就导致芯片终端同周围的框架之间存在间隙。随着芯片电压等级的提升，芯片和框架之间这种间隙会导致放电的发生，进而使芯片终端受到损坏，造成器件耐压失效。另一方面，采用刚性压接封装结构的器件在承受压力时，由于上下接触面不相等，会导致芯片弯曲。在传统的中低压小容量的功率半导体器件封装中，由于其绝缘终端的尺寸占比比较小，这种芯片两侧不对称施加压力的封装结构给功率芯片带来的影响还不是很明显；然而，随着电压等级的提升，芯片表面绝缘终端的面积占比会增大，这就造成芯片受弯现象更加严重，在芯片背面一侧产生较大的拉应力。由于芯片本身是脆性材料，脆性材料的抗拉能力又相对较弱，芯片内部容易产生裂纹，造成芯片发生脆断，给器件的制备以及可靠性造成严重的威胁。
技术实现思路
有鉴于此，本技术提供一种功率半导体器件封装结构，以提高半导体器件的可靠性。本技术提出的技术方案如下：本技术实施例提供一种功率半导体器件封装结构，包括：至少一个封装子模组，所述子模组包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述芯片定位框架具有与芯片终端区接触的接触部，所述接触部和所述芯片终端区之间设置有粘接层，以使所述接触部和所述芯片终端区粘接。优选地，所述接触部为所述芯片定位框架内侧与所述终端区形状相适应的凹槽。优选地，所述上垫片和所述功率芯片用烧结的方式连接。优选地，所述粘接层包括有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种。优选地，所述子模组还包括：底座；所述芯片定位框架具有卡扣结构，通过所述卡扣结构与所述底座配合。优选地，所述子模组还包括：支撑片，所述支撑片设置于所述下垫片的下方，与所述上垫片、功率芯片、芯片定位框架以及下垫片共同设置于所述底座上。优选地，所述上垫片和所述下垫片包括：钼片或金属基复合材料可伐合金片。优选地，所述支撑片包括：铝片、银片或者包含铝或银金属的合金片中的任意一种。本技术技术方案，具有如下优点：1.本技术提供的功率半导体器件封装结构，通过使上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值，从而上垫片能够与下垫片面积相当，有效地减小了功率半导体器件封装时芯片的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性，对于电压等级高(3300V以上)、容量大(50A以上)的芯片，特别是芯片正面绝缘终端占比较大的芯片，能够显著提高器件在封装中芯片的应力可靠性；另一方面将芯片终端区和定位框架粘接，减小甚至消除了芯片终端和周围框架之间的间隙，对芯片终端进行了保护，显著增加了芯片的耐压等级，使得最终的器件具备更高的电压等级，满足电力系统对器件电压等级的要求，提高了器件的可靠性。附图说明为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例中功率半导体器件封装结构的一个具体示例的结构示意图；图2为本技术实施例中功率半导体器件封装结构的另一个具体示例的结构示意图。附图标记说明：1－上垫片；2－功率芯片；3－芯片定位框架；31－芯片定位框架的凹槽；4－下垫片；5－支撑片；6－底座。具体实施方式下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在本技术的描述中，需要说明的是，术语“上”、“下”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。在本技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术中的具体含义。此外，下面所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。本技术实施例提供一种功率半导体器件封装结构，如图1所示，该功率半导体器件封装结构包括：至少一个封装子模组，该子模组包括：依次层叠设置的上垫片1、功率芯片2、芯片定位框架3和下垫片4，其中，上垫片1的尺寸不小于下垫片4的尺寸，且上垫片1的尺寸与下垫片4的尺寸的差异小于预设差值；芯片定位框架3具有与芯片2终端区接触的接触部31，接触部31和芯片终端区之间设置有粘接层，以使接触部31和芯片终端区粘接。本技术实施例通过使上垫片1的尺寸不小于下垫片4的尺寸，且上垫片1的尺寸与下垫片4的尺寸的差异小于预设差值，从而上垫片1能够与下垫片4面积相当，有效地减小了功率半导体器件封装时芯片2的弯曲，避免了芯片2因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性，对于电压等级高(3300V以上)、容量大(50A以上)的芯片，特别是芯片正面绝缘终端占比较大的芯片，能够显著提高器件在封装中芯片的应力可靠性；另一方面将芯片2终端区和定位框架3粘接，减小甚至消除了芯片终端和周围框架之间的间隙，解决了间隙导致放电的技术问题，对芯片终端进行了保护，显著增加了芯片的耐压等级，使得最终的器件具备更高的电压等级，满足电力系统对器件电压等级的要求，提高了器件的可靠性，可选地，本技术实施例中功率半导体器件可以包括功率二极管、晶闸管，功率双极型晶体管、垂直双扩散金属－氧化物半导体场效应晶体管、横向扩散金属－氧化物场效应晶体管以及IGBT中的任意一种，但本技术并不以此为限。本技术实施例中，为避免功率芯片2在经受温度循环工况时，由于不同材料之间的热膨胀系数差异，导致热失配产生的热应力对功率芯片造成损伤，上述上垫片1与下垫片4采用相同材质，该材质可以是金属钼或金属基复合材料可伐合金，金属基复合材料可伐合金本文档来自技高网...

【技术保护点】
1.一种功率半导体器件封装结构，其特征在于，包括：至少一个封装子模组，所述子模组包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述芯片定位框架具有与芯片终端区接触的接触部，所述接触部和所述芯片终端区之间设置有粘接层，以使所述接触部和所述芯片终端区粘接。

【技术特征摘要】
1.一种功率半导体器件封装结构，其特征在于，包括：至少一个封装子模组，所述子模组包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述芯片定位框架具有与芯片终端区接触的接触部，所述接触部和所述芯片终端区之间设置有粘接层，以使所述接触部和所述芯片终端区粘接。2.根据权利要求1所述的功率半导体器件封装结构，其特征在于，所述接触部为所述芯片定位框架内侧与所述终端区形状相适应的凹槽。3.根据权利要求1所述的功率半导体器件封装结构，其特征在于，所述上垫片和所述功率芯片用烧结的方式连接。4.根据权利要求1所述的功率半导体器件封装结构，其特征在于，...

【专利技术属性】
技术研发人员：武伟，唐新灵，王亮，石浩，韩荣刚，
申请(专利权)人：全球能源互联网研究院有限公司，
类型：新型
国别省市：北京,11