半导体封装件制造技术

提供了一种半导体封装件。该半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一‑第一布线和第二‑第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上。第一半导体芯片包括第一‑第一缓冲器，第一‑第一缓冲器电连接在第一‑第一布线与第二‑第一布线之间。

【技术实现步骤摘要】
半导体封装件本申请要求于2017年12月20日在韩国知识产权局提交的第10-2017-0175641号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
与专利技术构思的示例实施例一致的设备和方法涉及一种半导体封装件，更具体地，涉及一种具有扇出式封装技术的半导体封装件。
技术介绍
电子产品在减小它们的体积的同时要求高容量数据处理。因此，提高在这样的电子产品中使用的半导体器件的集成度的需求日益增长。由于半导体封装件的厚度，通过引线键合工艺难以堆叠多于四层。近来，已经研究并开发了能够增加集成度并提高单位成本的PLP(面板级封装)和WLP(晶圆级封装)技术。然而，在具有堆叠结构的扇出式封装件的情况下，由于多个层之间的负载的增加，堆叠的数量存在限制。
技术实现思路
示例实施例提供了一种应用扇出式封装技术并且包括能够减小多层之间的负载的堆叠结构的半导体封装件。示例实施例提供了一种制造半导体封装件的方法。根据示例实施例，提供了一种半导体封装件，该半导体封装件可以包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层设置在第一层的表面上并且包括第一-第一布线和第二-第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上。第一半导体芯片可以包括第一-第一缓冲器，第一-第一缓冲器可以电连接在第一-第一布线与第二-第一布线之间。根据示例实施例，提供了一种可以包括多个层的半导体封装件。两个或更多个层可以包括彼此绝缘的各个半导体芯片，以及分别设置在半导体芯片上的再分布层。每个半导体芯片可以包括通过包括在相应再分布层中的多条布线彼此连接两个或更多个垫，所述两个或更多个垫中的一个为相应半导体芯片的输入/输出垫。包括在设置在两个或更多个层之中的第一层上的第一再分布层中的第一-第一布线可以连接到外部输入/输出端子。第一再分布层还可以包括连接到包括在第一层中的第一半导体芯片的输入/输出垫的第二-第一布线，以及通过设置在第一-第一布线和第二-第一布线之间来连接第一-第一布线和第二-第一布线的至少一个缓冲器。根据示例实施例，提供了一种可以包括竖直地堆叠的多个层的半导体封装件。所述多个层中的两个或更多个可以包括彼此绝缘的各个半导体芯片和分别设置在半导体芯片上的再分布层。各个层中的每个可以包括多条布线和连接布线的相同数量的缓冲器，布线可以连接到包括在相应层的相应半导体芯片中的垫。根据示例实施例，提供了一种制造半导体封装件的方法，该方法可以包括：形成包括第一通孔和包括第一-第一缓冲器的第一半导体芯片的第一层；在第一层的表面上形成包括第一-第一布线和第二-第一布线的第一再分布层；在第一层上堆叠第二层，第二层包括第二通孔和第二半导体芯片；以及结合电连接到第一-第一布线的外部连接端子。第一-第一缓冲器可以电连接在第一-第一布线与第二-第一布线之间。根据示例实施例的半导体封装件，通过第一层中的半导体芯片的缓冲器，将半导体封装件的内部的负载和外部的负载分离，使得与当外部连接端子与半导体芯片的输入/输出垫之间不存在缓冲器时的情况相比，可以使负载分布开或减小。此外，与引线键合封装结构不同，半导体封装件具有通孔的层叠结构，因为负载通过半导体芯片的缓冲器分布开或减小，所以多堆叠是可行的，而不会增加负载。此外，能够针对每层适当地设计通孔的位置和再分布层的布线结构以不使用或使用半导体芯片中的缓冲器，因此，可以构成期望的电路。此外，可以针对每层调整穿过半导体芯片的输入/输出垫的缓冲器的数量，使得可以有减小每层的延迟差。将理解的是，上面的总体描述和下面的详细描述是示例性的和解释性的并且意图提供对所要求保护的专利技术的进一步的解释。附图说明通过下面结合附图的详细描述，示例实施例将被更清楚地理解。如这里所描述的，图1至图15表示非限制性的示例实施例。图1是示出根据示例实施例的半导体封装件100的剖视图。图2A、图2B和图2C分别是根据示例实施例的包括第一半导体芯片110的图1的半导体封装件100的第一层L1的一部分的平面图和剖视图。图3示出了根据示例实施例的图1的半导体封装件100的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3之间的连接关系。图4是根据示例实施例分别示出图3中的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3的平面图。图5A至图5E是示出根据示例实施例的图1的半导体封装件100的“A”部分的各种实施例的放大的剖视图。图6示出了根据示例实施例的半导体封装件的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3之间的连接关系。图7是根据示例实施例分别示出图6中的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3的平面图。图8示出了根据示例实施例的半导体封装件的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3之间的连接关系。图9是根据示例实施例分别示出图8中的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3的平面图。图10是示出根据示例实施例的半导体封装件200的剖视图。图11A、图11B和图11C分别是根据示例实施例的包括第一半导体芯片210的图10的半导体封装件200的第一层L1的一部分的平面图和剖视图。图12示出了根据示例实施例的图10的半导体封装件200的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3之间的连接关系。图13是根据示例实施例分别示出图12中的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3的平面图。图14是示出根据示例实施例的半导体封装件300的剖视图。图15示出了根据示例实施例的图14的半导体封装件300的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3之间的连接关系。图16是根据示例实施例分别示出图15中的第一再分布层RDL1、第二再分布层RDL2和第三再分布层RDL3的平面图。图17是示出根据示例实施例的半导体封装件400的剖视图。图18是示意性示出根据示例实施例的包括半导体封装件的电子系统的框图。图19是示出根据示例实施例的制造半导体封装件的方法的流程图。图20A、图20B、图20C和图20D是根据示例实施例示出制造图1的半导体封装件100的方法的剖视图。图21A、图21B、图21C和图21D是根据示例实施例示出制造图10的半导体封装件200的方法的剖视图。图22A、图22B、图22C和图22D是根据示例实施例示出制造图17的半导体封装件300的方法的剖视图。具体实施方式将在下文中参照附图更充分地描述专利技术构思的各种示例实施例。然而，专利技术构思可以以许多不同的形式实施并且不应被解释为局限于这里阐述的示例实施例。相反，提供这些示例实施例，使得本说明书将是彻底的和完整的并且将向本领域的技术人员充分地传达专利技术构思的范围。在附图中，为了清楚，可以夸大层和区域的尺寸和相对尺寸。将理解的是，虽然这里可以使用术语第一、第二、第三、第一-第一、第二-第一、第一-第二、第二-第二、第一-第三、第二-第三等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一‑第一布线和第二‑第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上，其中，第一半导体芯片包括第一‑第一缓冲器，第一‑第一缓冲器电连接在第一‑第一布线与第二‑第一布线之间。

【技术特征摘要】
2017.12.20 KR 10-2017-01756411.一种半导体封装件，所述半导体封装件包括：第一层，包括第一半导体芯片和第一通孔；第一再分布层，设置在第一层的表面上，并且包括第一-第一布线和第二-第一布线；以及第二层，包括第二半导体芯片，并且堆叠在第一层上，其中，第一半导体芯片包括第一-第一缓冲器，第一-第一缓冲器电连接在第一-第一布线与第二-第一布线之间。2.根据权利要求1所述的半导体封装件，其中，第一半导体芯片包括第一-第一垫、第二-第一垫和第三-第一垫，其中，第一-第一缓冲器电连接在第一-第一垫与第二-第一垫之间，其中，第一-第一布线连接到第一-第一垫，第二-第一布线连接到第二-第一垫和第三-第一垫，其中，第一-第一布线连接到作为输入/输出端子的外部连接端子。3.根据权利要求2所述的半导体封装件，其中，第一再分布层设置在第一层与第二层之间，其中，第一通孔电连接到第一-第一布线和外部连接端子。4.根据权利要求3所述的半导体封装件，所述半导体封装件还包括设置在第二层上并且包括第一-第二布线和第二-第二布线的第二再分布层，并且其中，第二层还包括第二通孔，其中，第二通孔电连接到第一再分布层的第二-第一布线和第二再分布层的第二-第二布线。5.根据权利要求4所述的半导体封装件，其中，第一半导体芯片还包括第二-第一缓冲器，其中，第二-第一缓冲器电连接在第二-第一布线与第一-第一布线之间。6.根据权利要求5所述的半导体封装件，其中，第一再分布层还包括第三-第一布线，其中，第一半导体芯片还包括第三-第一缓冲器，其中，第三-第一缓冲器电连接在第二-第一布线与第三-第一布线之间。7.根据权利要求2所述的半导体封装件，其中，第一层还包括形成有用于容纳第一半导体芯片的第一容纳部分的第一面板，其中，第一通孔为穿过第一面板的面板通孔。8.根据权利要求1所述的半导体封装件，所述半导体封装件还包括作为输入/输出端子的外部连接端子，其中，第一层设置在第一再分布层与第二层之间，外部连接端子设置在第一再分布层上，第一再分布层设置在外部连接端子与第一层之间。9.根据权利要求8所述的半导体封装件，其中，第一-第一布线电连接到第二-第一布线，其中，第二-第一布线电连接到第一通孔。10.根据权利要求9所述的半导体封装件，所述半导体封装件还包括设置在第一层上并且包括第一-第二布线和第二-第二布线的第二再分布层，并且其中，第二半导体芯片包括第一-第二缓冲器、第一-第二垫、第二-第二垫和第三-第二垫，其中，第一-第二缓冲器电连接在第一-第二垫与第二-第二垫之间，其中，第一-第二布线电连接到第一-第二垫，第二-第二布线电连接到第二-第二垫和第三-第二垫，其中，第一通孔电连接到第二-第二布线，其中，第二再分布层设置在第一层与第二层之间。11.根据权利要求9所述的半导体封装件，所述半导体封装件还包括设置在第二层上并且包括第一-第二布线和...

【专利技术属性】
技术研发人员：孙永训，崔桢焕，玄锡勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR