小数分频锁相环锁定检测方法及其系统技术方案

本申请涉及集成电路领域，公开了一种小数分频锁相环锁定检测方法及其系统。该方法包括用该压控振荡器输出的第一时钟对输入该锁相环的参考时钟进行采样后得到采样信号，其中该第一时钟频率高于该参考时钟；将该采样信号作为基准时钟，采样计算N个基准时钟周期内的该分频器的计数器的过零状态值和计数值，所述计数值是在所述N个基准时钟周期内所述第一时钟的周期个数，其中N≥1；以及根据该过零状态值和该分频器的输入分频比确定该锁相环的锁定状态。本申请实施方式中对小数锁相环锁定状态检测的检测速度快、准确率高。

【技术实现步骤摘要】
小数分频锁相环锁定检测方法及其系统
本申请涉及集成电路领域，特别涉及小数分频锁相环锁定检测技术。
技术介绍
FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA可随意定制内部逻辑的阵列，并且可以在用户现场进行即时编程，以修改内部的硬件逻辑，从而实现任意逻辑功能。FPGA为了实现任意的逻辑功能满足不同应用场合，需要内部时钟系统能够提供丰富的时钟资源。FPGA内部集成的锁相环为了能够提供丰富的时钟资源，大多支持小数分频模式。锁相环内部的分频器是一个整数分频器，为了实现小数分频，需要使得分频器的输入分频比是不断变化的，使其平均值是一个小数，通常采用SDM来实现。采用小数分频模式，锁相环的鉴频鉴相器和反馈时钟的频率是在不断变化的，所以不能采用传统的锁定检测方法，设计一种适用于小数分频锁相环的锁定检测方法显得至关重要。
技术实现思路
本申请的目的在于提供一种小数分频锁相环锁定检测方法及其系统，解决了传统的锁定检测方法无法满足小数分频锁相环的锁定检测的问题。本申请公开了一种小数分频锁相环锁定检测方法，所述锁相环包括压控振荡器和计数器模式分频器，所述方法包括：用所述压控振荡器输出的第一时钟对输入所述锁相环的参考时钟进行采样后得到采样信号，其中所述第一时钟频率高于所述参考时钟；将所述采样信号作为基准时钟，采样计算N个基准时钟周期内的所述分频器的计数器的过零状态值和计数值，所述计数值是在所述N个基准时钟周期内所述第一时钟的周期个数，其中N≥1；根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态。在一个优选例中，所述根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态，进一步包括：当N>1时，计算N个连续基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值；计算该比值和所述分频器的输入分频比的差值；如果该差值在预设阈值内，则所述锁相环处于锁定状态，否则未处于失锁状态。在一个优选例中，所述根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态，进一步包括：当N＝1时，计算一个所述基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值；计算该比值和所述分频器的输入分频比的差值，如果该差值在预设阈值内，则所述锁相环的锁定状态位为1，否则所述锁相环的锁定状态位为0；将M个连续基准时钟周期内的锁定状态位进行累加，其中M>2；根据该累加的值判断所述锁相环的锁定状态。在一个优选例中，所述根据该累加的值判断所述锁相环的锁定状态，进一步包括：对于处于锁定状态的锁相环，只有在所述累加的值大于预设值时，才判决为不锁定，对于处于失锁状态的锁相环，只有在所述累加的值为零时，才能指示重新进入锁定状态。在一个优选例中，所述锁相环还包括鉴相器和环路滤波器。本申请还公开了一种小数分频锁相环锁定检测系统所述小数分频锁相环包括压控振荡器和计数器模式分频器，所述系统包括：采样模块，用于用所述压控振荡器输出的第一时钟对输入所述锁相环的参考时钟进行采样后得到采样信号，其中所述第一时钟频率高于所述参考时钟；计算模块，用于将所述采样模块输出的所述采样信号作为基准时钟，采样计算N个基准时钟周期内的所述分频器的计数器的过零状态值和计数值，所述计数值是在所述N个基准时钟周期内所述第一时钟的周期个数，其中N≥1，以及根据所述计算模块输出的所述过零状态值和计数值及所述分频器的输入分频比确定所述锁相环的锁定状态。在一个优选例中，所述计算模块还用于，当N>1时，计算N个连续基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值，计算该比值和所述分频器的输入分频比的差值，以及如果该差值在预设阈值内，则所述锁相环处于锁定状态，否则未处于失锁状态。在一个优选例中，所述计算模块还用于，当N＝1时，计算一个所述基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值，计算该比值和所述分频器的输入分频比的差值，如果该差值在预设阈值内，则所述锁相环的锁定状态位为1，否则所述锁相环的锁定状态位为0，将M个连续基准时钟周期内的锁定状态位进行累加，其中M>2，以及根据该累加的值判断所述锁相环的锁定状态。在一个优选例中，所述计算模块还用于，对于处于锁定状态的锁相环，只有在所述累加的值大于预设值时，才判决为不锁定，对于处于失锁状态的锁相环，只有在所述累加的值为零时，才能指示重新进入锁定状态。在一个优选例中，所述锁相环还包括鉴相器和环路滤波器。本申请实施方式中，用压控振荡器输出的第一时钟对输入锁相环的参考时钟进行采样得到采样信号，使参考时钟同步到该第一时钟的时钟域中，由于该第一时钟频率高于该参考时钟，检测速度更快，能更早的判定锁相环是否锁定。进一步地，将该采样信号作为基准时钟来采样计算N个连续基准时钟周期内的所述分频器的计数器的过零个数和计数值，通过将该过零个数和计数值的比值，并将该比值和N个连续基准时钟周期内锁相环的分频器的输入分频比累加值相减来判断所述锁相环的锁定状态。例如，将一次统计的同步后的参考时钟时钟周期对应的压控振荡器的时钟周期个数和分频器的输入分频比Ndiv相减，相减后的差值完取绝对值得到ERR，将ERR与设定的阈值Nth进行比较，当ERR≥Nth时，锁定状态位＝1；ERR＜Nth时，锁定状态位＝0，然后对连续N个参考时钟周期的锁定状态位通过累加器进行累加得到累加值，对于当前处于锁定状态的锁相环，只有在该累加值大于预设值时，才能判决为不锁定，以及对于当前处于失锁状态的锁相环，只有在该累加值为零时，才能判决为重新进入锁定状态，判断锁定状态的准确率高。本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。附图说明图1是根据本申请第一实施方式的小数分频锁相环锁定检测方法流程示意图图2是根据本申请一种小数分频锁相环的结构示意图图3是根据本申请第二实施方式的小数分频锁相环锁定检测系统流程示意图具体实施方式在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。部分概念的说明：积分-微分调制：sigma-deltamodulation，简称：SDM。锁相环：PhaseLockedLoo本文档来自技高网...

【技术保护点】
1.一种小数分频锁相环锁定检测方法，所述锁相环包括压控振荡器和计数器模式分频器，其特征在于，所述方法包括：用所述压控振荡器输出的第一时钟对输入所述锁相环的参考时钟进行采样后得到采样信号，其中所述第一时钟频率高于所述参考时钟；将所述采样信号作为基准时钟，采样计算N个基准时钟周期内的所述分频器的计数器的过零状态值和计数值，所述计数值是在所述N个基准时钟周期内所述第一时钟的周期个数，其中N≥1；根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态。

【技术特征摘要】
1.一种小数分频锁相环锁定检测方法，所述锁相环包括压控振荡器和计数器模式分频器，其特征在于，所述方法包括：用所述压控振荡器输出的第一时钟对输入所述锁相环的参考时钟进行采样后得到采样信号，其中所述第一时钟频率高于所述参考时钟；将所述采样信号作为基准时钟，采样计算N个基准时钟周期内的所述分频器的计数器的过零状态值和计数值，所述计数值是在所述N个基准时钟周期内所述第一时钟的周期个数，其中N≥1；根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态。2.如权利要求1所述的方法，其特征在于，所述根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态，进一步包括：当N>1时，计算N个连续基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值；计算该比值和所述分频器的输入分频比的差值；如果该差值在预设阈值内，则所述锁相环处于锁定状态，否则未处于失锁状态。3.如权利要求1所述的方法，其特征在于，所述根据所述过零状态值和计数值，以及所述分频器的输入分频比判断所述锁相环的锁定状态，进一步包括：当N＝1时，计算一个所述基准时钟周期内的所述分频器的计数器的过零状态值和计数值的比值；计算该比值和所述分频器的输入分频比的差值，如果该差值在预设阈值内，则所述锁相环的锁定状态位为1，否则所述锁相环的锁定状态位为0；将M个连续基准时钟周期内的锁定状态位进行累加，其中M>2；根据该累加的值判断所述锁相环的锁定状态。4.如权利要求3所述的方法，其特征在于，所述根据该累加的值判断所述锁相环的锁定状态，进一步包括：对于处于锁定状态的锁相环，只有在所述累加的值大于预设值时，才判决为不锁定，对于处于失锁状态的锁相环，只有在所述累加的值为零时，才能指示重新进入锁定状态。5.如权利要求1-4中任意一项所述的...

【专利技术属性】
技术研发人员：蒋德军，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海,31