包括可选垫互连件的半导体装置制造方法及图纸

本发明专利技术题为“包括可选垫互连件的半导体装置”。本发明专利技术公开了一种半导体装置，该半导体装置包括半导体管芯，该半导体管芯由功能冗余的主管芯接合焊盘和可选管芯接合焊盘形成。在示例中，可选管芯接合焊盘被配置为通过形成具有电隔离的第一部分和第二部分的可选管芯接合焊盘以及将主管芯接合焊盘与第二管芯接合焊盘的第一部分电互连而任选地对主管芯接合焊盘冗余。根据是否将导电材料沉积在可选管芯接合焊盘的第一部分和第二部分上，第二管芯接合焊盘可对或可不对第一管芯接合焊盘冗余。

【技术实现步骤摘要】
包括可选垫互连件的半导体装置
技术介绍
便携式消费电子器件需求的强劲增长推动了对高容量存储装置的需求。非易失性半导体存储装置，诸如闪存存储卡，已广泛用于满足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和坚固耐用的设计以及它们的高可靠性和大容量，使得此类存储装置理想地用于多种电子设备中，包括例如数字相机、数字音乐播放器、视频游戏控制台、PDA和蜂窝电话。半导体存储器可设置在半导体封装内，该半导体封装保护半导体存储器并实现存储器与主机装置之间的通信。半导体封装的示例包括系统级封装(SiP)或多芯片模块(MCM)，其中多个管芯安装并互连在小占用面积衬底上。多个半导体管芯可安装在一个偏移叠堆中使得每个管芯上的管芯接合焊盘被暴露于管芯的边缘。随后叠堆中相应管芯的管芯接合焊盘通常可彼此丝焊并丝焊到衬底以允许信号交换至/自管芯叠堆中的选择管芯。经常需要在管芯冗余上制备管芯接合焊盘中的一者或多者。例如，用于芯片启用信号的管芯接合焊盘可具有主管芯接合焊盘和冗余，或可选管芯接合焊盘，该管芯接合焊盘与衬底上的相同接触焊盘电连接。有两种传统方法用于丝焊到主管芯接合焊盘和可选管芯接合焊盘。第一种是所谓的“Y”形焊线。使用安装在衬底上的第一管芯D1和安装在管芯D1上的第二管芯D2的简单示例，可能有利的是在第二管芯D2上制造第一和第二冗余管芯接合焊盘。焊线可从衬底到第一管芯接合焊盘的D1形成，并且第二焊线从第一管芯接合焊盘的D1直接向上到第一管芯接合焊盘的D2形成。然后，为了形成冗余“Y”形焊接，第三焊线也从第一管芯接合焊盘的D1到第二管芯接合焊盘的D2沿对角线形成(从而形成包括第一管芯接合焊盘的D1以及第一管芯接合焊盘和第二管芯接合焊盘的D2的“Y”形焊接)。这种传统的焊接方法是有问题的，因为三个焊线在第一管芯接合焊盘的D1上形成(一个来自衬底并且两个至管芯2)。在同一接合焊盘上的三个焊接存在可靠性风险，诸如电短路或失效(其中焊线可与焊盘分离)。用于冗余丝焊的第二传统方法是形成从衬底直接到管芯D2的冗余焊线。焊线可从衬底上的第一接触焊盘到第一管芯接合焊盘的D1形成，并且第二焊线从第一管芯接合焊盘的D1直接向上到第一管芯接合焊盘的D2形成。然后，为了形成冗余焊线，将第三焊线从衬底上的第一接触焊盘到第二管芯接合焊盘的D2沿对角线形成(越过管芯D1)。在该简单的示例中，第三焊线从衬底到第二管芯，但半导体装置更通常将具有更大数量的管芯(4、8、16或甚至32个管芯)。形成从衬底直接到上部层级管芯的焊线导致长焊线存在可靠性风险，诸如对其他焊线的短路或长焊线的塌缩。附图说明图1是根据本技术的实施方案的用于形成半导体管芯的流程图。图2是半导体晶片的前视图，其示出了该晶片的第一主表面。图3是晶片的一部分的放大视图，其示出了在晶片的一部分上形成的接合焊盘管芯。图4是根据本技术的实施方案的半导体管芯的顶视图。图5是图4所示的半导体管芯的一部分的放大顶视图。图6是根据本技术的实施方案的用于形成半导体装置的流程图。图7是包括堆叠的半导体管芯的半导体装置的透视图，该堆叠的半导体管芯具有根据本技术实施方案的未连接的可选管芯接合焊盘。图8是图7所示的半导体管芯的一部分的放大顶视图。图9是包括堆叠的半导体管芯的半导体装置的透视图，该堆叠的半导体管芯具有根据本技术实施方案的连接的可选管芯接合焊盘。图10是图9所示的半导体管芯的一部分的放大顶视图。图11是根据本技术实施方案的完成的半导体装置的横截面侧视图。图12是本技术的另选实施方案的透视图。具体实施方式现在将参照附图描述本专利技术的技术，所述附图在实施方案中涉及半导体装置，该半导体装置包括半导体管芯，该半导体管芯由功能冗余的主管芯接合焊盘和可选管芯接合焊盘形成。在实施方案中，半导体管芯上的可选管芯接合焊盘可形成为第一部分，该第一部分与半导体管芯内的集成电路电连接。可选管芯接合焊盘可进一步形成有第二部分，该第二部分包围第一部分但与之电气隔离。导电金属互连件可形成于半导体管芯上，该半导体管芯在可选管芯接合焊盘的第二部分与主管芯接合焊盘之间延伸并将二者电耦合。当期望使用主管芯接合焊盘和可选管芯接合焊盘作为冗余管芯接合焊盘时，可选管芯接合焊盘的第一部分和第二部分可彼此电耦合，例如通过在可选管芯接合焊盘上形成的球状凸块越过可选管芯接合焊盘的第一部分和第二部分两者。当期望让主管芯接合焊盘和可选管芯接合焊盘不电连接时，可从可选管芯接合焊盘中省略球状凸块。可以理解，本专利技术可体现为许多不同形式并且不应解释为限于本文所阐述的实施方案。相反，提供了这些实施方案，使得本公开将是彻底和完整的，并且将充分地将本专利技术传达给本领域的技术人员。实际上，本专利技术旨在覆盖这些实施方案的另选方案、修改和等同物，这些均包括在由所附权利要求所限定的本专利技术的范围和实质内。此外，在本专利技术的以下详细描述中，给出了许多具体细节，以便提供对本专利技术的彻底理解。然而，对本领域的普通技术人员将显而易见的是，本专利技术可在没有这些具体细节的情况下被实施。本文所用的术语“顶部”和“底部”、“上”和“下”以及“垂直”和“水平”及其形式，如可仅以举例方式和出于示例性目的用于本文的，并且不旨在限制技术的描述，因为所引用的项目可在位置和取向上交换。另外，如本文所用，术语“基本上”和/或“约”是指指定的尺寸或参数可在给定应用的可接受的制造公差内变化。在一个实施方案中，可接受的制造公差为限定尺寸的±0.25％。现在将参考图1和图6的流程图以及图2至图5和图7至图12的视图解释本技术的实施方案。最初参见图1的流程图，半导体晶片100可作为可在步骤200中形成的晶片材料的铸块开始。在一个示例中，形成晶片100的铸块可以是根据柴可拉斯基法(CZ)或浮区法(FZ)生长的单晶硅。然而，在另外的实施方案中，晶片100可由其他材料并通过其他方法形成。在步骤204中，半导体晶片100可从铸块切割下来，并且在第一主表面102(图2)和第二主表面两者相对的表面102上抛光以提供平滑表面。在步骤206中，第一主表面102可经历各种处理步骤以将晶片100分成相应的半导体管芯106(图2和图3)，并且在第一主表面102上和/或中形成相应半导体管芯106的集成电路。这些各种处理步骤可包括金属化步骤，在晶片内沉积金属互连层和通孔。这些金属互连层和通孔可被提供用于将信号传输至每个半导体管芯内的集成电路以及从每个半导体管芯内的集成电路传输信号，从而为集成电路提供结构支撑。在实施方案中，集成电路可被操作为NAND闪存存储器半导体管芯，但设想了其他类型的集成电路。图2中晶片100上所示的半导体管芯106的数目是为了进行示意性的说明，并且晶片100可包括比在另外的实施方案中所示更多的半导体管芯106。金属化步骤206还可包括沉积金属触点，该金属触点包括管芯接合焊盘108，该管芯接合焊盘暴露在第一主表面102上。每个半导体管芯106上的接合焊盘108的数目为了进行示意性的说明而示出，并且每个管芯106可包括比另外的实施方案中所示的更多管芯接合焊盘。每个管芯接合焊盘108可包括在衬垫上方形成的上部接触层。如本领域已知的，接触层可由例如铜、铝及其合金形成，并且衬垫可由例如钛/氮化钛叠堆(例如Ti/TiN/Ti)形本文档来自技高网...

【技术保护点】
1.一种半导体管芯，包括：多个管芯接合焊盘，包括：第一管芯接合焊盘，和第二管芯接合焊盘，所述第二管芯接合焊盘被配置为向所述第一管芯接合焊盘提供功能冗余；和金属互连件，所述金属互连件具有第一端和第二端，所述第一端连接至所述第一管芯接合焊盘，所述第二端与所述第一端相对且连接至所述第二管芯接合焊盘的至少一部分。

【技术特征摘要】
2017.12.15 US 15/843,9511.一种半导体管芯，包括：多个管芯接合焊盘，包括：第一管芯接合焊盘，和第二管芯接合焊盘，所述第二管芯接合焊盘被配置为向所述第一管芯接合焊盘提供功能冗余；和金属互连件，所述金属互连件具有第一端和第二端，所述第一端连接至所述第一管芯接合焊盘，所述第二端与所述第一端相对且连接至所述第二管芯接合焊盘的至少一部分。2.根据权利要求1所述的半导体管芯，其中所述第二管芯接合焊盘包括第一部分和第二部分，所述第二部分与所述第一部分电隔离。3.根据权利要求2所述的半导体管芯，其中所述第一管芯接合焊盘电耦合至所述第二管芯焊盘的所述第一部分。4.根据权利要求1所述的半导体管芯，其中所述第二管芯接合焊盘具有单个均匀表面层。5.根据权利要求1所述的半导体管芯，还包括：第一主表面，所述第一主表面包括所述多个管芯接合焊盘；第二主表面，所述第二主表面与所述第一主表面相对；集成电路，所述集成电路与所述第一主表面相邻形成；其中所述第一管芯接合焊盘电耦合至第一集成电路，并且所述第二管芯接合焊盘被配置为任选地充当所述第一管芯接合焊盘的冗余管芯接合焊盘，所述第二管芯接合焊盘包括：第一部分，所述第一部分电耦合至所述第一管芯接合焊盘，和第二部分，所述第二部分与...

【专利技术属性】
技术研发人员：陈含笑，廖致钦，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：美国,US