存储器件制造技术

本公开提供了存储器件。一种存储器件包括在基板上处于第一水平面的第一单元块以及在基板上处于不同于第一水平面的第二水平面的第二单元块。第一单元块和第二单元块中的每个包括：在第一方向上延伸的字线，该第一方向平行于基板的顶表面；连接到字线在第一方向上的中心点的字线接触；在第二方向上延伸的位线，该第二方向平行于基板的顶表面并与第一方向交叉；连接到位线在第二方向上的中心点的位线接触；以及在字线和位线之间的存储单元。第二单元块在第一方向和第二方向中的至少一个上从第一单元块偏移。

Memory device

The present disclosure provides a memory device. A memory device includes a first unit block at the first level on the substrate and a second unit block at the second level different from the first level on the substrate. Each of the first and second unit blocks includes: a word line extending in the first direction parallel to the top surface of the substrate; a word line connecting to the center point of the word line in the first direction; a bit line extending in the second direction parallel to the top surface of the substrate and intersecting with the first direction; and a word line connecting to the center point of the bit line in the second direction. Bit line contact; and storage unit between word line and bit line. The second unit block is offset from the first unit block in at least one of the first and second directions.

【技术实现步骤摘要】
存储器件
本专利技术构思涉及存储器件，更具体地，涉及具有交叉点阵列结构的存储器件。
技术介绍
随着电子产品变得更小并且重量、厚度和尺寸减小，对存储器件的高集成密度的需求会增加。高集成密度存储器件可以使用三维(3D)交叉点结构，其中存储单元提供在两个电极之间的交叉点处。当存储器件堆叠成两层或更多层时，存储器件的布线电阻或布线连接区域的面积会增大。
技术实现思路
本专利技术构思的实施方式可以提供一种具有相对低的布线电阻和相对紧凑的尺寸的交叉点阵列存储器件。根据本专利技术构思的一些实施方式，提供一种存储器件，该存储器件包括在基板上处于第一水平面的第一单元块以及在基板上处于与第一水平面不同的第二水平面的第二单元块，其中第一单元块和第二单元块的每个包括：在第一方向上延伸的字线，该第一方向平行于基板的顶表面；连接到字线在第一方向上的中心点的字线接触；在第二方向上延伸的位线，该第二方向平行于基板的顶表面并与第一方向交叉；连接到位线在第二方向上的中心点的位线接触；以及在字线和位线之间的存储单元，其中第二单元块在第一方向和第二方向中的至少一个上从第一单元块偏移。根据本专利技术构思的另一些实施方式，提供一种存储器件，该存储器件包括在基板上的第一单元块、在第一单元块上的第二单元块、在第二单元块上的第三单元块以及在第三单元块上的第四单元块，其中第一单元块至第四单元块中的每个包括：在与基板的顶表面平行的第一方向上延伸的字线；连接到字线在第一方向上的中心点的字线接触；在平行于基板的顶表面并与第一方向交叉的第二方向上延伸的位线；连接到位线在第二方向上的中心点的位线接触；以及在字线与位线之间的存储单元，其中第一单元块至第四单元块中的至少一个在第一方向和第二方向中的至少一个上从第一单元块至第四单元块中的另一个偏移。根据本专利技术构思的另一些实施方式，提供一种存储器件，该存储器件包括在基板上处于第一水平面的第一单元块、在基板上处于不同于第一水平面的第二水平面的第二单元块、在基板上处于不同于第一水平面和第二水平面的第三水平面的第三单元块、以及在基板上处于不同于第一水平面至第三水平面的第四水平面的第四单元块，其中第一单元块至第四单元块中的每个包括：在平行于基板的顶表面的第一方向上彼此间隔开的第一子单元阵列区域和第二子单元阵列区域；以及在第二方向上分别与第一子单元阵列区域和第二子单元阵列区域间隔开的第三子单元阵列区域和第四子单元阵列区域，该第二方向与第一方向交叉，其中第一单元块至第四单元块在第一方向和第二方向中的至少一个上彼此偏移。附图说明从以下结合附图的详细描述，本专利技术构思的实施方式将被更清楚地理解，附图中：图1是根据本专利技术构思的示例实施方式的存储器件的等效电路图；图2A是根据本专利技术构思的示例实施方式的存储器件的分解透视图；图2B是根据本专利技术构思的另一些示例实施方式的存储器件的分解透视图；图2C是根据本专利技术构思的另一些示例实施方式的存储器件的分解透视图；图3是根据本专利技术构思的示例实施方式的存储器件的透视图；图4至图7分别是图3的第一单元块、第二单元块、第三单元块和第四单元块的俯视布局图；图8是沿着图4至图7的线A1-A1'截取的剖视图；图9是沿着图4至图7的线B1-B1'截取的剖视图；图10至图14是根据本专利技术构思的示例实施方式的存储单元的剖视图；图15是根据本专利技术构思的示例实施方式的存储器件的俯视布局图；图16是根据本专利技术构思的示例实施方式的存储器件的剖视图；图17和图18是根据本专利技术构思的示例实施方式的存储器件的剖视图；图19和图20是根据本专利技术构思的另一些示例实施方式的存储器件的剖视图；以及图21和图22是根据本专利技术构思的另一些示例实施方式的存储器件的剖视图。具体实施方式在下文，将参照附图详细描述本专利技术构思的实施方式。在整个附图的描述中，相同的附图标记表示相同的元件。注意，关于一个实施方式描述的本专利技术的方面可以被结合在不同的实施方式中，尽管没有相对于其具体描述。也就是，所有的实施方式和/或任何实施方式的特征可以以任何方式和/或组合来结合。本专利技术构思的一些实施方式源于以下认识：包括多个顺序地堆叠的单元块的存储器件可以通过位线接触和/或字线接触互连，其中在存储器件的平面图中，互连线设置在单元块的占用区域(footprint)之外。这会导致布线电阻增大以及存储器件的更大的占用区域。根据本专利技术构思的一些实施方式，存储器件可以包括多个堆叠的单元块，其中每个单元块在至少一个方向上从相邻的单元块偏移。当在平面图中观看时，该偏移可以提供路径以使位线和/或字线在单元块之间行进，而不使线在存储器件的整个周边之外行进。这可以减小位线和/或字线的总长度，并因此减小布线电阻。还可以提供电特性的改进，诸如与布线相关的电压降。由于在存储器件的平面图中用于位线和/或字线的布线连接在单元块的占用区域内，所以可以减小整个器件占用区域。图1是根据本专利技术构思的示例实施方式的存储器件10的等效电路图。参照图1，存储器件10可以包括：下字线WL11和WL12，在第一方向(例如图1的X方向)上延伸并在垂直于第一方向或与第一方向交叉的第二方向(例如图1中的Y方向)上彼此间隔开；以及上字线WL21和WL22，提供在下字线WL11和WL12上、在垂直于第一方向或与第一方向交叉的第三方向(例如图1的Z方向)上与下字线WL11和WL12间隔开、并在第一方向上延伸。存储器件10还可以包括：位线BL1、BL2、BL3和BL4，提供在下字线WL11和WL12与上字线WL21和WL22之间、在第三方向上与下字线WL11和WL12以及上字线WL21和WL22间隔开、并在第二方向上延伸。第一存储单元MC1可以提供在下字线WL11和WL12与位线BL1、BL2、BL3和BL4之间，第二存储单元MC2可以提供在位线BL1、BL2、BL3和BL4与上字线WL21和WL22之间。具体地，第一存储单元MC1和第二存储单元MC2可以包括用于存储数据的可变电阻材料层RM和用于选择存储单元的开关器件SW。开关器件SW也可以称为选择器件或访问器件。在示例实施方式中，第一存储单元MC1和第二存储单元MC2可以被提供为在第三方向上具有对称结构。例如，如图1所示，在第一存储单元MC1中，可变电阻材料层RM可以连接到位线BL1、BL2、BL3和BL4，开关器件SW可以连接到下字线WL11和WL12，并且可变电阻材料层RM可以串联连接到开关器件SW。在第二存储单元MC2中，可变电阻材料层RM可以连接到位线BL1、BL2、BL3和BL4，开关器件SW可以连接到上字线WL21和WL22，并且可变电阻材料层RM可以串联连接到开关器件SW。然而，本专利技术构思的实施方式不限于此。与图1不同，可变电阻材料层RM和开关器件SW的位置可以在第一存储单元MC1和第二存储单元MC2中交换。例如，在第一存储单元MC1中，可变电阻材料层RM可以连接到下字线WL11和WL12，开关器件SW可以连接到位线BL1、BL2、BL3和BL4。在第二存储单元MC2中，可变电阻材料层RM可以连接到上字线WL21和WL22，开关器件SW可以连接到位线BL1、BL2、BL3和BL4。在另一些实施方式中，第一存储单元MC1和第二存储单元MC2可以被提供为具有相似或相同的结构。与图1不本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：第一单元块，在基板上处于第一水平面；和第二单元块，在所述基板上处于不同于所述第一水平面的第二水平面，其中所述第一单元块和所述第二单元块中的每个包括：在第一方向上延伸的字线，该第一方向平行于所述基板的顶表面；字线接触，连接到所述字线在所述第一方向上的中心点；在第二方向上延伸的位线，该第二方向平行于所述基板的顶表面并与所述第一方向交叉；位线接触，连接到所述位线在所述第二方向上的中心点；以及在所述字线和所述位线之间的存储单元，其中所述第二单元块在所述第一方向和所述第二方向中的至少一个上从所述第一单元块偏移。

【技术特征摘要】
2017.12.01 KR 10-2017-01643311.一种存储器件，包括：第一单元块，在基板上处于第一水平面；和第二单元块，在所述基板上处于不同于所述第一水平面的第二水平面，其中所述第一单元块和所述第二单元块中的每个包括：在第一方向上延伸的字线，该第一方向平行于所述基板的顶表面；字线接触，连接到所述字线在所述第一方向上的中心点；在第二方向上延伸的位线，该第二方向平行于所述基板的顶表面并与所述第一方向交叉；位线接触，连接到所述位线在所述第二方向上的中心点；以及在所述字线和所述位线之间的存储单元，其中所述第二单元块在所述第一方向和所述第二方向中的至少一个上从所述第一单元块偏移。2.根据权利要求1所述的存储器件，其中在所述存储器件的平面图中，所述第一单元块和所述第二单元块彼此部分地且垂直地重叠；并且其中所述存储单元包括存储元件和开关元件。3.根据权利要求1所述的存储器件，其中所述第一单元块在所述第一方向上具有第一宽度并在所述第二方向上具有第二宽度，并且其中，在所述存储器件的平面图中，所述第二单元块在所述第一方向上从所述第一单元块偏移所述第一宽度的1/2。4.根据权利要求3所述的存储器件，其中，在所述存储器件的平面图中，所述第二单元块的所述字线在所述第一方向上从所述第一单元块的所述字线偏移所述第一宽度的1/2。5.根据权利要求3所述的存储器件，其中所述第二单元块的所述位线通过所述位线接触电连接到所述第一单元块的所述位线。6.根据权利要求1所述的存储器件，其中所述第一单元块在所述第一方向上具有第一宽度并在所述第二方向上具有第二宽度，并且其中，在所述存储器件的平面图中，所述第二单元块在所述第二方向上从所述第一单元块偏移所述第二宽度的1/2。7.根据权利要求6所述的存储器件，其中，在所述存储器件的平面图中，所述第二单元块的所述位线在所述第二方向上从所述第一单元块的所述位线偏移所述第二宽度的1/2。8.根据权利要求6所述的存储器件，其中所述第二单元块的所述字线通过所述字线接触电连接到所述第一单元块的所述字线。9.一种存储器件，包括：在基板上的第一单元块；在所述第一单元块上的第二单元块；在所述第二单元块上的第三单元块；以及在所述第三单元块上的第四单元块，其中所述第一单元块至所述第四单元块中的每个包括：在第一方向上延伸的字线，该第一方向平行于所述基板的顶表面；字线接触，连接到所述字线在所述第一方向上的中心点；在第二方向上延伸的位线，该第二方向平行于所述基板的所述顶表面并与所述第一方向交叉；位线接触，连接到所述位线在所述第二方向上的中心点；以及在所述字线和所述位线之间的存储单元，其中所述第一单元块至所述第四单元块中的至少一个在所述第一方向和所述第二方向中的至少一个上从所述第一单元块至所述第四单元块中的另一个偏移。10.根据权利要求9所述的存储器件，其中所述第一单元块在所述第一方向上具有第一宽度并在所述第二方向上具有第二宽度，其中所述第二单元块在所述第一方向上从所述第一单元块偏移所述第一宽度的1/2，其中所述第三单元块在所述第一方向上从所述第一单元块偏移所述第一宽度的1/2并在所述第二方向上从所述第一单元块偏移所述第二宽度的1/2，其中所述第四单元块在所述第二方向上从所述第一单元块偏移所述第二宽度的1/2，并且其中所述存储单元包括存储元件和开关元件。11.根据权利要求9所述的存储器件，还包括：在所述基板和所述第一单元块之...

【专利技术属性】
技术研发人员：郑智贤，朴哉炫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR