3D NAND存储器及其形成方法技术

一种3D NAND存储器及其形成方法，其中所述形成方法包括，形成覆盖台阶结构的介质层；在介质层和台阶结构中形成若干伪通孔，所述伪通孔中填充满伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；形成伪通孔材料层之后，在介质层和台阶结构中形成若干栅极隔槽；在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面；在所述导电半导体层上形成金属层，所述金属层填充满栅极隔槽。本发明专利技术的方法防止金属层的残留。

3D NAND Memory and Its Formation Method

A 3D NAND memory and its forming method include forming a dielectric layer covering a step structure, forming several pseudo-through holes in the dielectric layer and step structure, filling the pseudo-through holes with a pseudo-through material layer whose hardness is greater than that of the dielectric layer, and forming a pseudo-through material layer in the dielectric layer and step structure after forming the pseudo-through material layer. A plurality of gate dividers are formed; a conductive semiconductor layer is formed in the gate divider, the surface of the conductive semiconductor layer is lower than the surface of the dielectric layer; a metal layer is formed on the conductive semiconductor layer, and the metal layer is filled with the gate divider. The method of the invention prevents the residual metal layer.

【技术实现步骤摘要】
3DNAND存储器及其形成方法
本专利技术涉及半导体制作领域，尤其涉及一种3DNAND存储器及其形成方法。
技术介绍
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。目前，3DNAND存储器其主要的组成部分可以包括阵列存储单元和外围电路，通过外围电路的控制实现对各存储单元中数据的存取操作，因此，在3DNAND存储器的制程中，各部分的电导率是一个不容忽视的重要环节。其中，阵列共源极(ArrayCommonSource，简称ACS)是一个重要的高导电性要求的结构，目前形成阵列共源极有多种方案，第一种方案中ACS通常使用钨(W)填充形成，虽然钨具有良好的导电性，但是在其形成过程中，由于会产生较大的应力，会造成各种工艺问题，例如晶片翘曲滑动、光刻变形、叠层错位等等，进而导致器件的性能下降。为此，第二种方案中采用多晶硅来替换钨，但是多晶硅的导电性要比钨低的多，即使是采用掺杂的多晶硅，其导电性也还是比钨低很多，制作成本也相对较高。而第三种方案兼顾应力和阻值的问题，该方案是通过形成多晶硅层和位于多晶硅层上的金属层共同构成阵列共源极，但是这种方案形成阵列共源极时容易产生金属层的残留。
技术实现思路
本专利技术所要解决的技术问题是在3DNAND存储器形成过程中，怎样防止金属层的残留。本专利技术提供了一种3DNAND存储器的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构的端部具有台阶结构；在所述半导体衬底上形成覆盖台阶结构的介质层；在所述介质层和台阶结构中形成若干伪通孔，所述伪通孔中填充满伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；形成伪通孔材料层之后，在所述介质层和台阶结构中形成若干栅极隔槽；在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面；在所述导电半导体层上形成金属层，所述金属层填充满栅极隔槽。可选的，所述伪通孔材料层的高温形变小于介质层的高温形变。可选的，所述伪通孔材料层的热应力小于介质层的热应力。可选的，所述介质层的材料为氧化硅，所述伪通孔材料层的材料为多晶硅。可选的，所述金属层的形成过程为：在所述堆叠结构上、栅极隔槽中以及介质层上形成金属材料层；平坦化去除堆叠结构和介质层上的金属材料层，在导电半导体层上形成金属层，所述金属层填充满栅极隔槽。可选的，所述导电半导体层的形成过程为：在所述堆叠结构和介质层上以及栅极隔槽中形成半导体材料层；采用化学机械研磨工艺平坦化去除所述堆叠结构和介质层上的半导体材料层，并回刻蚀去除部分厚度的平坦化后的半导体材料层，在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面。可选的，所述在所述伪通孔的伪通孔材料层之前，在所述伪通孔的底部和侧壁表面形成阻挡层。可选的，还包括：在所述堆叠结构和介质层上形成第一硬掩膜层，所述第一硬掩膜层中具有暴露出台阶结构上方的介质层表面的第一开口；以所述第一掩膜层为掩膜，沿第一开口刻蚀所述介质层和台阶结构，在所述介质层和台阶结构中形成伪通孔；在平坦化所述。可选的，还包括：在伪通孔中填充满伪通孔材料层后，在所述伪通孔材料层和第一硬掩膜层表面上形成第二硬掩膜层，所述第二硬掩膜层中具有暴露出台阶结构表面上的第一硬掩膜层表面的第二开口；以所述第二硬掩膜层为掩膜，沿第二开口刻蚀所述第一硬掩膜层、介质层和台阶结构，在所述介质层和台阶结构中形成栅极隔槽。可选的，所述台阶结构一侧的堆叠结构中形成有沟道通孔，所述沟道通孔中具有存储结构。可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。可选的，所述电荷存储层包括位于沟道孔侧壁表面上的阻挡氧化层、位于阻挡氧化层侧壁表面上的电荷捕获层以及位于电荷捕获层侧壁表面上的隧穿氧化层。可选的，在所述介质层和台阶结构中形成若干伪通孔的同时，在台阶结构一侧的堆叠结构中也形成若干沟道孔；在所述介质层和台阶结构中形成若干栅极隔槽的同时，在台阶结构一侧的堆叠结构中也形成若干栅极隔槽。可选的，在所述介质层和台阶结构中伪通孔填充满伪通孔材料层同时，在台阶结构一侧的堆叠结构中的沟道孔中也填充满伪通孔材料层；在所述介质层和台阶结构中的栅极隔槽中形成导电半导体层和位于导电半导体层上的金属层时，在所述台阶结构一侧的堆叠结构中的栅极隔槽中也形成导电半导体层和位于导电半导体层上的金属层。可选的，还包括：将牺牲层置换为控制栅。本专利技术还提供了一种3DNAND存储器，包括：半导体衬底，所述半导体衬底上具有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构的端部具有台阶结构；位于半导体衬底上覆盖台阶结构的介质层；位于所述介质层和台阶结构中的若干伪通孔，所述伪通孔中填充满所述伪通孔的伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；位于所述介质层和台阶结构中的若干栅极隔槽；位于所述栅极隔槽中的导电半导体层，所述导电半导体层的表面低于介质层的表面；位于所述导电半导体层上的金属层，所述金属层填充满栅极隔槽。可选的，所述伪通孔材料层的高温形变小于介质层的高温形变。可选的，所述伪通孔材料层的热应力小于介质层的热应力。可选的，所述介质层的材料为氧化硅，所述伪通孔材料层的材料为多晶硅。可选的，所述伪通孔的底部和侧壁表面还具有阻挡层。可选的，还包括：位于所述堆叠结构和介质层上的第一硬掩膜层，所述伪通孔部分位于第一硬掩膜层中，所述伪通孔材料层填充满所述伪通孔。可选的，还包括：位于所述伪通孔材料层和第一硬掩膜层表面上的第二硬掩膜层，所述栅极隔槽部分位于第一硬掩膜层和第二硬掩膜层中，所述金属层填充满所述栅极隔槽。可选的，所述台阶结构一侧的堆叠结构中具有沟道通孔，所述沟道通孔中具有存储结构。可选的，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧壁表面的沟道层。与现有技术相比，本专利技术技术方案具有以下优点：本专利技术的3DNAND存储器的形成方法，在所述介质层和台阶结构中形成若干伪通孔，形成填充满所述伪通孔的伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；形成伪通孔材料层之后，在所述介质层和台阶结构中形成若干栅极隔槽；在所述堆叠结构和介质层上以及栅极隔槽中形成半导体材料层；采用化学机械研磨工艺平坦化去除所述堆叠结构和介质层上的半导体材料层，并回刻蚀去除部分厚度的平坦化后的半导体材料层，在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面；在所述导电半导体层上形成金属层，所述金属层填充满栅极隔槽。本专利技术中通过在所述介质层和台阶结构中形成伪通孔，一方面，在3DNAND的制作过程中，由于后续要去除堆叠结构中牺牲层，在去除牺牲层的位置对应形成控制栅，因而通过形成伪通孔，然后在伪通孔中填充满伪通孔材料层，伪通孔材料层在去除牺牲层是不会被去除，因而伪通孔材料层能够支撑台阶结构，使得台阶结构不易坍塌；另一方面，伪通孔使得整块的介质层被分成若干块，能减小介质层在后续高温工艺或受热时收缩量，并且介质层和台阶结构中的伪通孔中填充本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构的端部具有台阶结构；在所述半导体衬底上形成覆盖台阶结构的介质层；在所述介质层和台阶结构中形成若干伪通孔，所述伪通孔中填充满伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；形成伪通孔材料层之后，在所述介质层和台阶结构中形成若干栅极隔槽；在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面；在所述导电半导体层上形成金属层，所述金属层填充满栅极隔槽。

【技术特征摘要】
1.一种3DNAND存储器的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底上形成有牺牲层和隔离层交替层叠的堆叠结构，所述堆叠结构的端部具有台阶结构；在所述半导体衬底上形成覆盖台阶结构的介质层；在所述介质层和台阶结构中形成若干伪通孔，所述伪通孔中填充满伪通孔材料层，所述伪通孔材料层的硬度大于介质层的硬度；形成伪通孔材料层之后，在所述介质层和台阶结构中形成若干栅极隔槽；在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面；在所述导电半导体层上形成金属层，所述金属层填充满栅极隔槽。2.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述伪通孔材料层的高温形变小于介质层的高温形变。3.如权利要求2所述的3DNAND存储器的形成方法，其特征在于，所述伪通孔材料层的热应力小于介质层的热应力。4.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述介质层的材料为氧化硅，所述伪通孔材料层的材料为多晶硅。5.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述金属层的形成过程为：在所述堆叠结构上、栅极隔槽中以及介质层上形成金属材料层；平坦化去除堆叠结构和介质层上的金属材料层，在导电半导体层上形成金属层，所述金属层填充满栅极隔槽。6.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述导电半导体层的形成过程为：在所述堆叠结构和介质层上以及栅极隔槽中形成半导体材料层；采用化学机械研磨工艺平坦化去除所述堆叠结构和介质层上的半导体材料层，并回刻蚀去除部分厚度的平坦化后的半导体材料层，在所述栅极隔槽中形成导电半导体层，所述导电半导体层的表面低于介质层的表面。7.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述在所述伪通孔的伪通孔材料层之前，在所述伪通孔的底部和侧壁表面形成阻挡层。8.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，还包括：在所述堆叠结构和介质层上形成第一硬掩膜层，所述第一硬掩膜层中具有暴露出台阶结构上方的介质层表面的第一开口；以所述第一掩膜层为掩膜，沿第一开口刻蚀所述介质层和台阶结构，在所述介质层和台阶结构中形成伪通孔。9.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，还包括：在伪通孔中填充满伪通孔材料层后，在所述伪通孔材料层和第一硬掩膜层表面上形成第二硬掩膜层，所述第二硬掩膜层中具有暴露出台阶结构表面上的第一硬掩膜层表面的第二开口；以所述第二硬掩膜层为掩膜，沿第二开口刻蚀所述第一硬掩膜层、介质层和台阶结构，在所述介质层和台阶结构中形成栅极隔槽。10.如权利要求1所述的3DNAND存储器的形成方法，其特征在于，所述台阶结构一侧的堆叠结构中形成有沟道通孔，所述沟道通孔中具有存储结构。11.如权利要求10所述的3DNAND存储器的形成方法，其特征在于，所述存储结构包括位于沟道通孔侧壁表面上的电荷存储层和位于电荷存储层侧...

【专利技术属性】
技术研发人员：汤召辉，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42