用于形成双镶嵌互连结构的方法技术

一种用于形成双镶嵌互连结构的方法。提供衬底，所述衬底具有导体层、导体层上的蚀刻停止层、蚀刻停止层上的电介质堆叠层和电介质堆叠层上的硬掩模层。在硬掩模层上形成具有抗蚀剂开口的光刻胶层。通过抗蚀剂开口蚀刻硬掩模层以形成硬掩模开口。通过硬掩模开口蚀刻电介质堆叠层以形成局部通路孔。修整光刻胶层以在局部通路孔上方形成加宽的抗蚀剂开口。通过加宽的抗蚀剂开口蚀刻硬掩模层，以在局部通路孔上方形成加宽的硬掩模开口。通过加宽的硬掩模开口和局部通路孔蚀刻电介质堆叠层，以形成双镶嵌通孔。

A Method for Forming Double Mosaic Interconnection Structures

A method for forming a double mosaic interconnection structure is presented. A substrate is provided, comprising a conductor layer, an etching stop layer on the conductor layer, a dielectric stack layer on the etching stop layer, and a hard mask layer on the dielectric stack layer. A photoresist layer with an etchant opening is formed on the hard mask layer. The hard mask opening is formed by etching the hard mask layer through the resist opening. The dielectric stack layer is etched through a hard mask opening to form a local access hole. The photoresist layer is trimmed to form a widened etchant opening above the local path hole. A widened hard mask opening is formed above the local path hole by etching the hard mask layer with a widened resist opening. The dielectric stacking layer is etched through widened hard mask openings and local access holes to form double mosaic through holes.

【技术实现步骤摘要】
【国外来华专利技术】用于形成双镶嵌互连结构的方法专利
本公开总体涉及半导体
，更具体地说，涉及一种用于形成双镶嵌互连结构的方法。
技术介绍
如本领域中已知的，三维(3D)集成允许在面积和体积上减小系统尺寸。此外，由于3D互连比2D配置中的短，因此可以提高性能，从而实现更高的操作速度和更低的功耗。与其他新技术一样，关注工艺效率对于实现满足性能、产量和成本要求的大批量制造(HVM)至关重要。与超大规模集成电路(ULSI)半导体布线相关联的高密度和高性能要求不断提高，这需要越来越复杂的互连技术。随着器件尺寸的减小，提供满足低电阻和电容互连特性要求的互连技术变得越来越困难，特别是在亚微米层间互连和层内互连具有越来越高的纵横比的情况下。图1至图10是示出用于形成界面双镶嵌通孔结构的现有技术方法的示意性截面图。如图1所示，提供诸如半导体衬底的衬底100。衬底100可以包括导体层101，例如金属层、金属线或金属垫。在导体层101上形成蚀刻停止层102和电介质堆叠层110。例如，电介质堆叠层110可以包括下氧化层104、居间电介质层106和上氧化层108。例如，下氧化层104和上氧化层108可以是TEOS(四乙氧基硅烷的缩写)氧化层。例如，居间电介质层106可以是氮化硅层。然后在电介质堆叠层110上形成第一光刻胶层120。对第一光刻胶层120进行第一光刻工艺，以在第一光刻胶层120中形成开口120a。开口120a暴露出上氧化层108的顶表面的一部分。可以在第一光刻胶层120和电介质堆叠层110之间形成诸如氮氧化硅(SiON)层、旋涂碳(SOC)层或底部抗反射涂敷(BARC)层的附加材料层。如图2所示，接下来，执行诸如各向异性等离子体干法蚀刻工艺的第一干法蚀刻工艺，以通过第一光刻胶层120中的开口120a蚀刻穿过电介质堆叠层110。第一干法蚀刻工艺在蚀刻停止层102上停止，从而在电介质堆叠层110中形成第一通孔110a。第一通孔110a延伸穿过上氧化层108、居间电介质层106和下氧化层104。第一通孔110a暴露出蚀刻停止层102的顶表面的一部分。如图3所示，接下来，通过使用诸如等离子体灰化工艺的常规方法剥离剩余的第一光刻胶层120。例如，可以通过使处理室中的衬底100经受含氧等离子体或本领域已知的任何合适的剥离气体来剥离剩余的第一光刻胶层120。如图4所示，在去除剩余的第一光刻胶层120之后，然后在电介质堆叠层110上和第一通孔110a中形成诸如旋涂碳(SOC)材料层或旋涂有机抗反射涂敷(ARC)层的硬掩模层130。如图5所示，接下来，在硬掩模层130上然后形成第二光刻胶层140。对第二光刻胶层140进行第二光刻工艺，以在第二光刻胶层140中形成开口140a。开口140a暴露出硬掩模层130的顶表面的一部分。开口140a与下面的第一通孔110a重叠。如图6所示，接下来，执行诸如各向异性等离子体干法蚀刻工艺的硬掩模蚀刻工艺，以通过第二光刻胶层140中的开口140a蚀刻硬掩模层130，从而在硬掩模层130中形成开口130a。在硬掩模干法蚀刻工艺期间，第一通孔110a的上部中的硬掩模层130也被去除，从而在第一通孔110a的底部留下少量的硬掩模层130。如图7所示，在图案化硬掩模层130之后，执行诸如各向异性等离子体干法蚀刻工艺的第二干法蚀刻工艺，以通过硬掩模层130中的开口130a蚀刻电介质堆叠层110，从而在电介质堆叠体110中并且在第一通孔110a上方形成第二通孔110b。第一通孔110a和第二通孔110b一起构成界面双镶嵌通孔11。如图8所示，在将硬掩模层130的通孔图案转移到电介质堆叠层110之后，通过使用诸如等离子体灰化工艺的常规方法来剥离剩余的硬掩模层130。留在第一通孔110a的底部的少量剩余硬掩模层130也被去除。在剥离剩余的硬掩模层130之后，露出第一通孔110a。如图9所示，接下来，执行蚀刻工艺以通过第一通孔110a蚀刻暴露的蚀刻停止层102，从而部分地暴露导体层101。如图10所示，诸如金属层的导体层201沉积在界面双镶嵌通孔11中。第一通孔110a和第二通孔110b填充有导体层201，从而形成界面双镶嵌通孔结构201a，其电连接到下面的导体层101。如上所述，用于形成界面双镶嵌结构的现有技术方法涉及2个循环的光刻-蚀刻和一步的硬掩模填充，这导致较长的循环时间和较高的成本，并且对于大规模生产是不期望的。因此，在该工业中需要提供一种用于形成界面双镶嵌结构的改进方法，其能够应对上述现有技术的缺点。
技术实现思路
本公开的一个目的是提供一种用于形成界面双镶嵌结构的改进方法，以解决上述现有技术的缺点和不足。本专利技术的一个方面提供一种用于形成双镶嵌互连结构的方法，包括：提供衬底，所述衬底具有导体层、导体层上的蚀刻停止层、蚀刻停止层上的电介质堆叠层、以及电介质堆叠层上的硬掩模层；在硬掩模层上形成具有抗蚀剂开口的光刻胶层；通过抗蚀剂开口蚀刻硬掩模层，以在硬掩模层中形成硬掩模开口；通过硬掩模开口蚀刻电介质堆叠层，以在电介质堆叠层中形成局部通路孔；修整光刻胶层以在局部通路孔上方形成加宽的抗蚀剂开口；通过加宽的抗蚀剂开口蚀刻硬掩模层，以在局部通路孔上方形成加宽的硬掩模开口；以及通过加宽的硬掩模开口和局部通路孔蚀刻电介质堆叠层，以在电介质堆叠层中形成双镶嵌通孔。在一些实施例中，可以执行修整工艺以修整硬掩模层。根据一些实施例，电介质堆叠层包括下氧化层、下氧化层上的居间电介质层和居间电介质层上的上氧化层。根据一些实施例，局部通路孔延伸穿过上氧化层和居间电介质层，并暴露出下氧化层的顶表面的一部分。根据一些实施例，下氧化层和上氧化层可以包括TEOS氧化层或HDP氧化层，并且居间电介质层可以包括氮化硅层或氮掺杂碳化硅(SiCN)层。根据一些实施例，双镶嵌通孔包括下氧化层中的下通孔部分和延伸穿过上氧化层、居间电介质层且部分地穿过下氧化层的上通孔部分。下通孔部分暴露出蚀刻停止层的顶表面的一部分。根据一些实施例，通过加宽的硬掩模开口蚀刻电介质堆叠层以在电介质堆叠层中形成双镶嵌通孔还包括：穿过双镶嵌通孔蚀刻该蚀刻停止层，从而部分地暴露导体层。根据一些实施例，用于形成双镶嵌互连结构的方法还包括：用填充层填充双镶嵌通孔。根据一些实施例，填充层包含铜、铝、金、钨、钛、氮化钛、硅化物、其任何组合或合金。根据一些实施例，硬掩模层包括旋涂碳(SOC)材料层或旋涂有机抗反射涂敷(ARC)层。在阅读了在各个视图和附图中示出的优选实施例的以下详细描述之后，本专利技术的这些和其他目的无疑将对本领域普通技术人员变得显而易见。附图说明并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与说明书一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。图1至图10是示出用于形成界面双镶嵌通孔结构的现有技术方法的示意性截面图；图11至图19是示出根据本专利技术的一个实施例的用于形成界面双镶嵌通孔结构的方法的示意性截面图；以及图20和图21是示出根据本专利技术另一实施例的用于形成界面双镶嵌通孔结构的方法的示意性截面图。将参考附图来描述本公开的实施例。具体实施方式现在将详细参考本专利技术的示例性实施例，其在附图中示出以便理解和实现本公开并实现技术效果。可以理解本文档来自技高网...

【技术保护点】
1.一种用于形成双镶嵌互连结构的方法，包括：提供衬底，所述衬底具有导体层、所述导体层上的蚀刻停止层、所述蚀刻停止层上的电介质堆叠层、以及所述电介质堆叠层上的硬掩模层；在所述硬掩模层上形成具有抗蚀剂开口的光刻胶层；通过所述抗蚀剂开口蚀刻所述硬掩模层，以在所述硬掩模层中形成硬掩模开口；通过所述硬掩模开口蚀刻所述电介质堆叠层，以在所述电介质堆叠层中形成局部通路孔；修整所述光刻胶层以在所述局部通路孔上方形成加宽的抗蚀剂开口；通过所述加宽的抗蚀剂开口蚀刻所述硬掩模层，以在所述局部通路孔上方形成加宽的硬掩模开口；以及通过所述加宽的硬掩模开口和所述局部通路孔蚀刻所述电介质堆叠层，以在所述电介质堆叠层中形成双镶嵌通孔。

【技术特征摘要】
【国外来华专利技术】1.一种用于形成双镶嵌互连结构的方法，包括：提供衬底，所述衬底具有导体层、所述导体层上的蚀刻停止层、所述蚀刻停止层上的电介质堆叠层、以及所述电介质堆叠层上的硬掩模层；在所述硬掩模层上形成具有抗蚀剂开口的光刻胶层；通过所述抗蚀剂开口蚀刻所述硬掩模层，以在所述硬掩模层中形成硬掩模开口；通过所述硬掩模开口蚀刻所述电介质堆叠层，以在所述电介质堆叠层中形成局部通路孔；修整所述光刻胶层以在所述局部通路孔上方形成加宽的抗蚀剂开口；通过所述加宽的抗蚀剂开口蚀刻所述硬掩模层，以在所述局部通路孔上方形成加宽的硬掩模开口；以及通过所述加宽的硬掩模开口和所述局部通路孔蚀刻所述电介质堆叠层，以在所述电介质堆叠层中形成双镶嵌通孔。2.根据权利要求1所述的用于形成双镶嵌互连结构的方法，其中，所述电介质堆叠层包括下氧化层、所述下氧化层上的居间电介质层、以及所述居间电介质层上的上氧化层。3.根据权利要求2所述的用于形成双镶嵌互连结构的方法，其中，所述局部通路孔延伸穿过所述上氧化层和所述居间电介质层，并暴露出所述下氧化层的顶表面的一部分。4.根据权利要求2所述的用于形成双镶嵌互连结构的方法，其中，所述下氧化层和所述上氧化层包括TEOS氧化层或HDP氧化层，并且其中，所述居间电介质层包括氮化硅层或氮掺杂碳化硅(SiCN)层。5.根据权利要求2所述的用于形成双镶嵌互连结构的方法，其中，所述双镶嵌通孔包括所述下氧化层中的下通孔部分以及延伸穿过所述上氧化层、所述居间电介质层且部分地穿过所述下氧化层的上通孔部分。6.根据权利要求5所述的用于形成双镶嵌互连结构的方法，其中，所述下通孔部分暴露出所述蚀刻停止层的顶表面的一部分。7.根据权利要求1所述的用于形成双镶嵌互连结构的方法，其中，所述通过加宽的硬掩模开口蚀刻所述电介质堆叠层以在所述电介质堆叠层中形成所述双镶嵌通孔还包括：通过所述双镶嵌通孔蚀刻所述蚀刻停止层，从而部分地暴露出所述导体层。8.根据权利要求7所述的用于形成双镶嵌互连结构的方法，还包括：用填充层填充所述双镶嵌通孔。9.根据权利要求8所述的用于形成双镶嵌互连结构的方法，其中，所述填充层包括铜、铝、金、钨、钛、氮化钛、硅化物、其任何组合或合金。10.根据权利要求1所述的用于形成双镶嵌互连结构的方法，其中，所述硬掩模层包括旋涂碳(SOC)材料层或旋涂有机...

【专利技术属性】
技术研发人员：许健，肖亮，董金文，严孟，肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42