MEMS器件的制造方法技术

本发明专利技术公开了一种MEMS器件的制造方法，包括步骤：步骤一、提供第一硅晶圆并形成限制结构和键合衬底层；步骤二、在限制结构和键合衬底层的侧面形成介质层侧墙；步骤三、形成第一键合层；步骤四、进行光刻形成第一光刻胶图形，进行硅刻蚀在形成沟槽并由此形成MEMS器件的主体部分，介质层侧墙使第一光刻胶图形具有中央区域比边缘区域薄的结构；步骤五、提供形成有CMOS集成电路的第二硅晶圆，第二硅晶圆表面的顶层金属层为第二键合层；步骤六、将第一和第二键合层接触并进行共晶键合形成共晶健合结构。本发明专利技术能在MEMS器件的沟槽的刻蚀中使光刻胶同时满足沟槽的较小宽度的要求以及对硅晶圆的边缘区域的保护的要求。

Manufacturing Method of MEMS Devices

The invention discloses a manufacturing method of a MEMS device, which comprises steps: first, providing a first silicon wafer and forming a limiting structure and bonding substrate layer; second, forming a dielectric layer side wall on the side of the limiting structure and bonding substrate layer; third, forming a first bonding layer; fourth, photolithography to form a first photoresist pattern, and silicon etching to form a groove and therefrom. Forming the main part of the MEMS device, the dielectric layer side wall makes the first photoresist pattern have the structure that the central area is thinner than the edge area; Step 5: Providing the second silicon wafer with CMOS integrated circuit, the top metal layer of the second silicon wafer surface is the second bonding layer; Step 6: Contact the first and second bonding layers and bond eutectically to form a eutectic bonding structure. The photoresist can simultaneously satisfy the requirement of smaller groove width and the protection of the edge region of silicon wafer in the etching of grooves of the MEMS device.

【技术实现步骤摘要】
MEMS器件的制造方法
本专利技术涉及一种半导体集成电路的制造方法，特别是涉及一种MEMS器件的制造方法。
技术介绍
如图1A至图1E所示，是现有MEMS器件的制造方法各步骤中的器件结构示意图，现有方法包括如下步骤：如图1A所示，提供硅晶圆101。如图1B所示，进行硅的刻蚀在硅晶圆101的表面形成限制结构(stopper)102，同时形成键合衬底层103，二者的位置采用光刻工艺定义。图1B中，限制结构102设置在硅晶圆101的两侧边缘处。如图1C所示，在限制结构102和键合衬底层103的侧面形成锗侧墙104。所述锗侧墙104通过沉积锗层并进行锗的全面刻蚀自对准形成于限制结构102和键合衬底层103的侧面。如图1C所示，在键合衬底层103的表面形成第一键合层105。现有方法中，第一键合层105通常采用锗层，通过先沉积锗层，之后再进行光刻选定形成区域，再进行刻蚀形成仅位于键合衬底层103表面的结构。如图1D所示，在硅晶圆101中形成MEMS器件的主体部分107，所述MEMS器件的主体部分107包括固定电极和可动电极，固定电极和可动电极之间间隔有沟槽106。主体部分107主要是通过进行硅刻蚀形成沟槽106形成的，即先采用光刻选定需要形成沟槽106的区域，之后再进行刻蚀形成沟槽106，沟槽106需要刻穿硅晶圆101。如图1E所示，提供形成有CMOS集成电路109的硅晶圆108，CMOS集成电路109的顶部形成有层间膜，各层层间膜之间具有金属层，其中顶层金属层(TM)作为第二键合层，顶部金属层的材料通常为铝。图1E所示为第一键合层105和第二键合层刚对准接触时的情形，后续需要进行锗和铝之间的共晶键合形成共晶键合结构，第一键合层105和第二键合层之间进行共晶键合后，硅晶圆101和第二硅晶圆108会接合在一起，且实现电连接。在共晶键合中，第一键合层105和第二键合层的叠加厚度会逐渐减少，其中，限制结构102就是为了限制第一键合层105和第二键合层键合后的最小厚度，也就如果第一键合层105和第二键合层的叠加厚度过小时，限制结构102的表面就会顶住硅晶圆108的表面，从而防止第一键合层105和第二键合层的叠加厚度继续减少。图1E中，在硅晶圆108的表面还形成有位于主体部分107底部的底部面板(BottomPlate)结构110，还包括用于CMOS集成电路109的引出的引出端的衬垫(Pad)结构111。现有方法中，在图1B所示的步骤中，限制结构102的高度通常为2微米～3微米，使得进行硅刻蚀的刻蚀量为2微米～3微米。现有方法中，所述锗侧墙104会在图1D所示的形成所述沟槽106的步骤中产生不利影响。原因为，在光刻定义沟槽106的形成区域中，光刻胶会跨越位于硅晶圆101的边缘的所述限制结构102及其侧面的锗侧墙104，光刻胶在爬跃锗侧墙104的过程中，容易在所述限制结构102的侧面处形成较薄的光刻胶。如果，所述限制结构102的侧面处的光刻胶的厚度过薄，则容易在后续的较深的硅刻蚀中产生锗损伤，也就锗侧墙104会由于光刻胶的保护能力不强而被刻蚀，锗刻蚀会带来重的聚合物，而重的聚合物会影响刻蚀腔体，也就是刻蚀腔体产生污染并进而会污染产品。所以，为了防止锗损伤，需要增加光刻胶的厚度。但是，光刻胶的厚度同时又需要满足沟槽106的线宽的需要，通常是根据沟槽106的最小特征尺寸(CD)来设置光刻胶的厚度，CD越小，光刻胶的厚度越薄。所以，现有方法中，锗侧墙104对较厚的光刻胶的要求和较小的沟槽106的CD对较薄的光刻胶的要求正好相反，使得产品要求往往无法实现。
技术实现思路
本专利技术所要解决的技术问题是提供一种MEMS器件的制造方法，能在MEMS器件的沟槽的刻蚀中使光刻胶同时满足沟槽的较小宽度的要求以及满足对硅晶圆的边缘区域的保护的要求，能提高产品性能并同时避免对刻蚀腔体产生污染。为解决上述技术问题，本专利技术提供的MEMS器件的制造方法包括如下步骤：步骤一、提供第一硅晶圆，光刻定义出限制结构和键合衬底层的形成区域，之后进行硅刻蚀形成所述限制结构和所述键合衬底层。步骤二、沉积第一介质层并对所述第一介质层进行全面刻蚀在所述限制结构的侧面和所述键合衬底层的侧面形成介质层侧墙。步骤三、在所述键合衬底层的顶部表面形成第一键合层。步骤四、进行光刻形成第一光刻胶图形，以所述第一光刻胶图形为掩模进行硅刻蚀在所述第一硅晶圆中形成沟槽并由此形成MEMS器件的主体部分，所述主体部分包括固定电极和可动电极，所述固定电极和所述可动电极之间间隔有所述沟槽。所述主体部分位于所述第一硅晶圆的中央区域，所述限制结构位于所述键合衬底层和所述主体部分的外侧且位于所述第一硅晶圆的边缘区域。通过所述限制结构的侧面的介质层侧墙增加所述第一光刻胶图形的位于所述第一硅晶圆的边缘区域的厚度从而使所述第一光刻胶图形具有中央区域比边缘区域薄的结构，所述限制结构的介质层侧墙结合所述第一光刻胶图形的边缘区域的厚度满足在所述硅刻蚀中对所述第一硅晶圆的边缘区域的保护，所述第一光刻胶图形的中央区域的厚度满足所述沟槽的最小宽度的要求。步骤五、提供第二硅晶圆，在所述第二硅晶圆上形成有CMOS集成电路，所述CMOS集成电路的顶部形成有多层层间膜，各层所述层间膜之间具有金属层；所述第二硅晶圆表面的顶层金属层为第二键合层。步骤六、将所述第一键合层和所述第二键合层接触并进行共晶键合形成共晶健合结构；所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构用于限制所述共晶键合结构的最小厚度。进一步的改进是，所述第一介质层的材料为氧化层。进一步的改进是，所述介质层侧墙的厚度和侧面倾角能调节，调节方法为：将所需要厚度的所述第一介质层拆分为多个第一介质子层，依次沉积各所述第一介质子层，且在各所述第一介质子层沉积完成之后进行一次全面刻蚀形成所述第一介质子层对应的子侧墙，由各所述子侧墙叠加形成所述介质层侧墙。进一步的改进是，所述限制结构的高度为2微米～3微米。进一步的改进是，所述顶层金属层的材料为铝。进一步的改进是，步骤六的所述共晶键合的工艺条件包括：温度为400℃，压力为20kN～40kN。进一步的改进是，在所述第二硅晶圆的表面还形成有位于主体部分底部的底部面板结构，还包括用于CMOS集成电路的引出的引出端衬垫结构。进一步的改进是，步骤三中包括分步骤：在所述第一硅晶圆的表面形成第一键合层。对所述第一键合层进行光刻和刻蚀，刻蚀后的所述第一键合层形成在所述键合衬底层的顶部表面。进一步的改进是，所述第一键合层包括锗层。本专利技术在限制结构和键合衬底层刻蚀形成之后，以及形成第一键合层之前，本专利技术在限制结构的侧面和键合衬底层的侧面进行了介质层侧墙的形成工艺，通过介质层侧墙替换现有方法中的锗侧墙，本专利技术能在后续的MEMS器件的主体部分的沟槽的刻蚀中，提高第一硅晶圆的边缘区域的光刻胶的厚度，且光刻胶在爬过限制结构的爬坡的过程中产生的较薄的光刻胶并不会对沟槽的刻蚀带来不利影响，因为介质层侧墙的介质也能作为硅刻蚀的掩模；这样，本专利技术沟槽刻蚀对应的光刻胶的厚度完全能根据中央区域的沟槽的最小宽度即最小CD的要求进行设置，从而能满足产品的要求，所以，本专利技术能在MEMS器件的沟槽的刻蚀中使光刻胶同时满足沟槽的较小宽度的要求以及满足对硅本文档来自技高网...

【技术保护点】
1.一种MEMS器件的制造方法，其特征在于，包括如下步骤：步骤一、提供第一硅晶圆，光刻定义出限制结构和键合衬底层的形成区域，之后进行硅刻蚀形成所述限制结构和所述键合衬底层；步骤二、沉积第一介质层并对所述第一介质层进行全面刻蚀在所述限制结构的侧面和所述键合衬底层的侧面形成介质层侧墙；步骤三、在所述键合衬底层的顶部表面形成第一键合层；步骤四、进行光刻形成第一光刻胶图形，以所述第一光刻胶图形为掩模进行硅刻蚀在所述第一硅晶圆中形成沟槽并由此形成MEMS器件的主体部分，所述主体部分包括固定电极和可动电极，所述固定电极和所述可动电极之间间隔有所述沟槽；所述主体部分位于所述第一硅晶圆的中央区域，所述限制结构位于所述键合衬底层和所述主体部分的外侧且位于所述第一硅晶圆的边缘区域；通过所述限制结构的侧面的介质层侧墙增加所述第一光刻胶图形的位于所述第一硅晶圆的边缘区域的厚度从而使所述第一光刻胶图形具有中央区域比边缘区域薄的结构，所述限制结构的介质层侧墙结合所述第一光刻胶图形的边缘区域的厚度满足在所述硅刻蚀中对所述第一硅晶圆的边缘区域的保护，所述第一光刻胶图形的中央区域的厚度满足所述沟槽的最小宽度的要求；步骤五、提供第二硅晶圆，在所述第二硅晶圆上形成有CMOS集成电路，所述CMOS集成电路的顶部形成有多层层间膜，各层所述层间膜之间具有金属层；所述第二硅晶圆表面的顶层金属层为第二键合层；步骤六、将所述第一键合层和所述第二键合层接触并进行共晶键合形成共晶健合结构；所述第一键合层和所述第二键合层在共晶键合过程中厚度会减少，所述限制结构用于限制所述共晶键合结构的最小厚度。...

【技术特征摘要】
1.一种MEMS器件的制造方法，其特征在于，包括如下步骤：步骤一、提供第一硅晶圆，光刻定义出限制结构和键合衬底层的形成区域，之后进行硅刻蚀形成所述限制结构和所述键合衬底层；步骤二、沉积第一介质层并对所述第一介质层进行全面刻蚀在所述限制结构的侧面和所述键合衬底层的侧面形成介质层侧墙；步骤三、在所述键合衬底层的顶部表面形成第一键合层；步骤四、进行光刻形成第一光刻胶图形，以所述第一光刻胶图形为掩模进行硅刻蚀在所述第一硅晶圆中形成沟槽并由此形成MEMS器件的主体部分，所述主体部分包括固定电极和可动电极，所述固定电极和所述可动电极之间间隔有所述沟槽；所述主体部分位于所述第一硅晶圆的中央区域，所述限制结构位于所述键合衬底层和所述主体部分的外侧且位于所述第一硅晶圆的边缘区域；通过所述限制结构的侧面的介质层侧墙增加所述第一光刻胶图形的位于所述第一硅晶圆的边缘区域的厚度从而使所述第一光刻胶图形具有中央区域比边缘区域薄的结构，所述限制结构的介质层侧墙结合所述第一光刻胶图形的边缘区域的厚度满足在所述硅刻蚀中对所述第一硅晶圆的边缘区域的保护，所述第一光刻胶图形的中央区域的厚度满足所述沟槽的最小宽度的要求；步骤五、提供第二硅晶圆，在所述第二硅晶圆上形成有CMOS集成电路，所述CMOS集成电路的顶部形成有多层层间膜，各层所述层间膜之间具有金属层；所述第二硅晶圆表面的顶层金属层为第二键合层；步骤六、将所述第一键合层和所述第二键合层接触并进行共晶键合形成共晶健合结构；所述第一键...

【专利技术属性】
技术研发人员：王健鹏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31