一种基于双PLL的系统超频引起的电压毛刺保护系统技术方案

本发明专利技术公开了一种基于双PLL的系统超频引起的电压毛刺保护系统，本发明专利技术允许系统在一定范围内超频，当系统超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内；释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机；双PLL的备份保护方式，可以保证在系统频率降低以后可以将整个系统频率重新调整到跟预期负载以及电压相匹配的最佳频率。

A Voltage Burr Protection System Based on Dual PLL System Over-Frequency

The invention discloses a voltage burr protection system based on double PLL system over-frequency, which allows the system to over-frequency in a certain range. When the system over-frequency and the workload is too heavy, once the voltage is detected to be too low, the output frequency is adjusted immediately to ensure that the working voltage is within the allowable range; the participation of microcontroller and related firmware is released to avoid the chip because of the chip. The internal microprocessor has a long response time and misses the best time to adjust the PLL frequency doubling and dividing coefficients. The backup protection mode of dual PLL can ensure that the whole system frequency can be adjusted to the optimal frequency matching the expected load and voltage after the system frequency is reduced.

【技术实现步骤摘要】
一种基于双PLL的系统超频引起的电压毛刺保护系统
本专利技术属于系统电压毛刺处理
，具体涉及一种基于双PLL的系统超频引起的电压毛刺保护系统。
技术介绍
相位锁定振荡环（PhaseLockedLoop，PLL）是常用的数字电路时钟生成电路单元；通过PLL可以生成系统所需要的时钟。现有技术中，往往在一个时钟域只需要一个PLL，而且这个PLL的倍频以及分频系数一般有芯片内部的微处理器来设置。比如需要更多的系统任务需要快速处理的时候，微处理器会调高PLL的倍频系数或者是减少分频系数以满足系统任务的要求，也可以让芯片内部的微处理器根据电压测量单元的结果去调整PLL的分频以及倍频系数。但是这些技术面临如下问题：首先，该方案不允许系统超频，一般来说在数字电路综合系统中，后端布线以及时序分析时必须保证在最大负载的情况下，系统的工作必须满足数字电路的时序要求。但是在数字电路当中，如果系统有超频的需求的时候而在超频的时候其电压变化幅度大于预期数值，数字电路系统当中就会产生相应的时序问题，系统工作时序就会出错；其次，该方案严重依赖内部的微处理器对PLL的调整，如果系统内部的微处理器不能及时做出相应调整，会错失PLL的分频倍频系数调整的最佳时机；最后，现有技术中，依靠单个PLL，很难确保在PLL因为倍频系数大幅调整而产生的锁定过程当中其输出频率仍然可以保持相对稳定，也很难保证在PLL倍频系数小幅调整的时候能够及时的响应电压的大幅变化。
技术实现思路
本专利技术所要解决的技术问题是针对上述现有技术的不足，提供一种基于双PLL的系统超频引起的电压毛刺保护系统，实现在数字电路综合频率不提高以及芯片内部处理器不参与的情况下，保护系统超频时不产生任何错误的目的。为实现上述技术目的，本专利技术采取的技术方案为：一种基于双PLL的系统超频引起的电压毛刺保护系统，包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出系数分频生成单元、PLL1与PLL0之间的同步单元、PLL1输出系数分频生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；电压毛刺检测单元检测系统电压是否降到临界电压；电压毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；PLL0和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0和PLL1输出分频系数生成单元的输出分频系数，用来降低整个系统的时钟，从而将系统电压保持在安全范围；PLL0和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0和PLL1单元所需要的倍频系数；时钟选择信号生成单元根据倍频系数调整输出系统时钟，系统时钟在时钟约束文件中作为PLL0和PLL1单元的生成时钟以及系统的源时钟；抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。为优化上述技术方案，采取的具体措施还包括：上述的PLL0和PLL1单元包括相同的倍频单元和分频单元，PLL0和PLL1单元的输入时钟来自同一个外部时钟源。上述的电压毛刺检测单元包括电压基准单元和远程电压检测比较单元，远程电压检测比较单元在默认情况下输出为1,只有在远程电压小于某个特定的数值以后才会输出0；的电压测量单元包括电压基准单元和远程电压检测单元，远程电压检测单元检测并输出当前具体的电压数值。上述的PLL0和PLL1输出分频系数生成单元均包括分频系数对照表和分频系数生成状态机,分频系数生成状态机接收到电压毛刺检测单元的毛刺结果后根据分频系数对照表的对照结果更新相应的分频系数，从而降低系统工作频率，以免系统因为系统超频和工作负载过重而造成电压过低以及系统时序出错。上述的PLL0和PLL1倍频系数生成单元均包括倍频系数对照表、倍频系数生成状态机和电压测量结果处理机；倍频系数生成状态机收到电压毛刺检测单元所发出的指示信号后，给电压测量结果处理机发出启动信号，等待电压测量结果状态机的返回结果，并根据返回的电压测量结果通知时钟选择信号生成单元更新时钟选择信号；电压测量结果处理机接收到倍频系数生成状态机的启动信号后启动电压测量单元，并将电压测量单元测量出来的结果反馈给到倍频系数生成状态机中；倍频系数对照表根据电压测量单元测量的结果计算相应的倍频系数，并发送给相应的PLL，从而恢复因分频系数调整而引起的性能损失。上述的输出分频系数生成单元和倍频系数生成单元在在没有检测到电压毛刺时由系统内部的微处理器控制，只有在检测到电压毛刺以后，内部硬件电路接管PLL单元的分频以及倍频系数的控制权。本专利技术具有以下有益效果：1.允许系统在一定范围内超频，当系统超频而工作负载过重的时候，一旦检测到电压过低，则立刻调整输出频率，保证工作电压在允许范围之内。2.释放微控制器及相关固件的参与，避免因为芯片内微处理器响应时间较长而错过调整PLL倍频和分频系数的最佳时机。3.双PLL的备份保护方式，可以保证在系统频率降低以后可以将整个系统频率重新调整到跟预期负载以及电压相匹配的最佳频率。附图说明图1是通常的PLL的内部结构框图。图2是本专利技术实施例的全硬件双PLL系统超频引起的电压毛刺保护实现框图。图3是本专利技术实施例的毛刺结果锁存与同步单元框图。图4是本专利技术实施例的PLL输出分频系数生成单元流程图。图5是本专利技术实施例的PLL倍频系数生成单元框图。图6是本专利技术实施例的PLL倍频系数生成状态机流程图。图7是本专利技术实施例的时钟选择信号生成状态机流程图。图8是本专利技术实施例的抗毛刺时钟选择单元框图。具体实施方式以下结合附图对本专利技术的实施例作进一步详细描述。如图1所示，一般的PLL都包括倍频单元(VCO)以及输出分频单元。本专利技术中，倍频单元所需要的控制输入系数由倍频系数生成单元产生，输出分频单元所需要的控制输入系数由输出分频系数生成单元产生。如图2所示，本专利技术的一种基于双PLL的系统超频保护系统，包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出系数分频生成单元、PLL1与PLL0之间的同步单元、PLL1输出系数分频生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元。实施例中，整个系统中会有多个电压毛刺检测单元，用来检测系统当中的电压是否下降到了某个临界电压，如果电压下降到了某个临界电压，则立即被电压毛刺结果锁存与同步单元锁存，本实施例以设定电压毛刺检测单元的精度为50mv进行说明。如图3所示，毛刺结果锁存与同步单元包含一个SR锁存器(SRlatch)，SR锁存器的输出结果被同步单元采样。一旦检测到工作电压当中有毛刺存在，则立刻锁存（set端设置为1），然后SR锁存器的输出结果则一直保持为高，直到得到倍频系数生成状态机的反馈信号以后，才将SR的reset端设置成1。毛刺结果锁存与同步单元的输出会首先被用于PLL分频系数的生成，其主要目的是尽快降低整个系统的时钟，从而将系统的电压保持在一个安全的范围内。如图4所本文档来自技高网...

【技术保护点】
1.一种基于双PLL的系统超频引起的电压毛刺保护系统，其特征在于：包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出系数分频生成单元、PLL1与PLL0之间的同步单元、PLL1输出系数分频生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；所述电压毛刺检测单元检测系统电压是否降到临界电压；所述电压毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；PLL0和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0和PLL1输出分频系数生成单元的输出分频系数，用来降低整个系统的时钟，从而将系统电压保持在安全范围；PLL0和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0和PLL1单元所需要的倍频系数；时钟选择信号生成单元根据倍频系数调整输出系统时钟，所述系统时钟在时钟约束文件中作为PLL0和PLL1单元的生成时钟以及系统的源时钟；抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。...

【技术特征摘要】
1.一种基于双PLL的系统超频引起的电压毛刺保护系统，其特征在于：包括并行的PLL0单元和PLL1单元、电压毛刺检测单元、电压测量单元、毛刺结果锁存与同步单元、PLL0输出系数分频生成单元、PLL1与PLL0之间的同步单元、PLL1输出系数分频生成单元、PLL0倍频系数生成单元、PLL1倍频系数生成单元、时钟选择信号生成单元和抗毛刺时钟选择单元；所述电压毛刺检测单元检测系统电压是否降到临界电压；所述电压毛刺结果锁存与同步单元锁存临界电压，并将毛刺结果同步到PLL0单元和PLL1单元的时钟域中；PLL0和PLL1输出分频系数生成单元根据各自的时钟域所获得毛刺结果调整PLL0和PLL1输出分频系数生成单元的输出分频系数，用来降低整个系统的时钟，从而将系统电压保持在安全范围；PLL0和PLL1倍频系数生成单元根据毛刺结果锁存与同步单元输出的毛刺结果启动电压测量单元，并根据电压测量单元的测量电压生成PLL0和PLL1单元所需要的倍频系数；时钟选择信号生成单元根据倍频系数调整输出系统时钟，所述系统时钟在时钟约束文件中作为PLL0和PLL1单元的生成时钟以及系统的源时钟；抗毛刺时钟选择单元在时钟选择信号生成单元选择某一路PLL的输出时，将另一路PLL的输出提前关闭，从而保证在时钟切换的瞬间不会有毛刺发生。2.根据权利要求1所述的一种基于双PLL的系统超频引起的电压毛刺保护系统，其特征在于：所述PLL0和PLL1单元包括相同的倍频单元和分频单元，PLL0和PLL1单元的输入时钟来自同一个外部时钟源。3.根据权利要求2所述的一种基于双PLL的系统超频引起的电压毛刺保护系统，其特征在于：所述电压毛刺检测单元包括电压基准单元和远程电压检测比较单元，远...

【专利技术属性】
技术研发人员：鲁汉洋，贺鹏，
申请(专利权)人：上海芷锐电子科技有限公司，
类型：发明
国别省市：上海,31