用于MEMS装置的晶圆级封装制造方法及图纸

本发明专利技术涉及用于MEMS装置的晶圆级封装，揭示微机电系统(MEMS)装置。该MEMS装置包括：具有顶部装置表面及底部装置表面的装置衬底，其具有位于装置区中的MEMS组件。在围绕该装置区的该顶部装置表面上设置顶部装置接合环，且在围绕该装置区的该底部装置表面上设置底部装置接合环。具有顶部覆盖接合环的顶部覆盖层通过顶部共晶接合与该顶部装置接合环接合，且具有底部覆盖接合环的底部覆盖层通过底部共晶接合与该底部装置接合环接合。该共晶接合包覆该MEMS装置。

Wafer-level packaging for MEMS devices

The invention relates to a wafer level package for a microelectromechanical system (MEMS) device. The device comprises a device substrate with a top device surface and a bottom device surface, and a MEMS module located in the device area. A top device engagement ring is arranged on the surface of the top device surrounding the device area, and a bottom device engagement ring is arranged on the surface of the bottom device surrounding the device area. The top cover layer with the top cover engagement ring is joined with the top device engagement ring through the top eutectic engagement, and the bottom cover layer with the bottom cover engagement ring is joined with the bottom device engagement ring through the bottom eutectic engagement. The eutectic bonding coats the MEMS device.

【技术实现步骤摘要】
用于MEMS装置的晶圆级封装
本申请通常涉及微机电系统(MEMS)装置及其制造方法。
技术介绍
最近在三维(3D)芯片、裸芯片及晶圆集成方面的创新(下文中总称为堆叠结构)以降低的功耗及成本实现了设备的进一步微型化以及速度及密度增加的技术进步。在晶圆级上的晶圆封装技术允许垂直堆叠两个或更多晶圆并在所述晶圆之间提供电性连接及气密密封。已开发并采用各种晶圆接合技术来接合具有相同或不同类型的两个或更多晶圆。不过，微机电系统(micro-electromechanicalsystem；MEMS)装置的制造包括制作机械移动的释放结构，从而除其它问题以外，导致表面之间的粘附以及最终装置中的热应力诱发不稳定性。鉴于上面的讨论，想要提供一种用于MEMS装置的晶圆级封装，其减小粘附，改进最终装置中的热稳定性以及气密或真空密封。
技术实现思路
本申请的实施例通常涉及MEMS装置及其制造方法。在一个实施例中，一种用于形成MEMS装置的方法包括提供具有顶部装置表面及底部装置表面的装置晶圆。该装置晶圆经加工而具有位于该装置晶圆的装置区中的MEMS组件，以使该顶部及底部装置表面分别包括围绕该装置区的装置顶部及底部接合环。该方法接着提供具有外顶部覆盖表面及内顶部覆盖表面的顶部覆盖晶圆，以使该顶部覆盖晶圆包括围绕该装置区的顶部覆盖接合环。类似地，该方法还包括提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，以使该底部覆盖晶圆包括围绕该装置区的底部覆盖接合环。该方法接着执行顶部及底部共晶接合制程，以使该顶部共晶接合制程在该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合，且该底部共晶接合制程在该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合。在另一个实施例中，一种微机电系统(microelectromechanicalsystem；MEMS)装置包括装置衬底，该装置衬底具有位于装置区中的MEMS组件。该装置衬底包括：顶部装置表面，具有围绕该装置区的装置顶部接合环；以及底部装置表面，具有围绕该装置区的装置底部接合环。该装置还包括：顶部覆盖层(cap)，具有外及内顶部覆盖表面以及围绕该装置区的顶部覆盖接合环；以及底部覆盖层，具有外底部及内底部覆盖表面以及围绕该装置区的底部覆盖接合环。该MEMS组件被顶部及底部共晶接合包覆，其中，该顶部共晶接合将该顶部覆盖层密封于该装置衬底的该顶部装置表面，且该底部共晶接合将该底部覆盖层密封于该装置衬底的该底部装置表面。通过参照下面的说明及附图，本文中所揭示的实施例的这些及其它优点和特征将会变得更加清楚。而且，应当理解，本文中所述各种实施例的特征并不相互排斥，而是可存在于各种组合和排列中。附图说明在这些附图中，类似的附图标记通常表示不同视图中的相同部件。另外，这些附图并不一定按比例绘制，而是通常着重说明本专利技术的原理。参照下面的附图说明本专利技术的各种实施例，其中：图1a和图1b显示被包覆的MEMS装置的一个实施例；图2a至图2c显示形成该被包覆的MEMS装置的第一或第二覆盖晶圆的制程；以及图3a至图3l显示形成装置晶圆堆叠并用顶部及底部覆盖晶圆包覆MEMS装置晶圆的制程。具体实施方式实施例通常涉及微机电系统(MEMS)装置。一般来说，在晶圆例如硅或绝缘体上硅(silicon-on-insulator；SOI)晶圆上并行加工MEMS装置。也可使用其它类型的晶圆来形成所述MEMS装置。在加工以后，将该晶圆切割以分离所述装置。图1a至图1b显示微机电系统(MEMS)装置100的一个实施例的各种视图。图1a显示沿x方向的装置100的剖视图，且图1b显示装置100的装置衬底150的平面视图。请参照图1a至图1b，该装置包括MEMS装置衬底150。如图所示，该MEMS装置衬底包括多个衬底。在一个实施例中，该装置衬底包括表面衬底152以及基础或质量块(proofmass)衬底154。在该表面与基础衬底之间设置介电层153。该衬底例如为硅衬底。也可使用其它类型的衬底。该介电层例如为氧化硅，其促进所述衬底的熔合接合。该氧化硅可为热氧化物。该介电层的厚度可为约1微米。也可使用其它厚度。在其它实施例中，该衬底可为绝缘体上晶体(crystalline-on-insulator；COI)例如绝缘体上硅(SOI)衬底。该SOI衬底包括通过埋置氧化物(buriedoxide；BOX)153例如氧化硅隔开的表面硅衬底152与块体硅衬底154。也可使用其它类型的COI或非COI衬底作为该装置衬底。在SOI衬底的情况下，该SOI的该表面衬底充当该表面衬底，该BOX充当该介电层，且该块体衬底充当该装置衬底的该质量块衬底。该SOI衬底的所述衬底可被类似地掺杂为该表面及该质量块衬底，如所述的那样。该装置衬底包括具有MEMS组件160的组件区。该MEMS组件可为任意类型的MEMS组件。例如，该MEMS组件可为惯性MEMS组件，例如流体MEMS组件、医疗MEMS组件、RFMEMS组件。也可使用其它类型的MEMS组件。该装置衬底包括第一主表面及第二主表面。该第一主表面可被称为顶部表面，且该第二主表面可被称为底部表面。该装置衬底可为晶圆的部分，在该晶圆中形成多个MEMS装置。所述衬底可为掺杂衬底。例如，该表面衬底及该质量块衬底可为掺杂衬底。所述掺杂衬底可经掺杂以提供低阻衬底。或者，所述衬底可为未掺杂，或者掺杂及未掺杂衬底的组合。衬底类型(掺杂或未掺杂)可依赖于MEMS组件的类型。在一个示例实施例中，该MEMS组件包括致动器162。该致动器可包括图案化于该表面衬底的装置区中的多个致动器鳍片166。如图所示，所述致动器鳍片是沿y方向设置的长条形鳍片件并与该表面衬底完全隔开。如图所示，一些鳍片与该表面衬底耦接，而其它鳍片与该表面衬底断开。该质量块衬底经图案化以形成由释放沟道165围绕的质量块基础168。该基础可为例如沿x方向的长条形件。该致动器鳍片设于该基础上。该装置衬底可包括其它类型的图案或MEMS组件，例如共振器。如所述那样，该致动器的该图案是自该装置衬底创建的示例实施例。该装置组件可具有其它图案或图案特征。此外，在该装置衬底上可设置其它层，所述层用以形成该组件。该图案可形成其它类型的致动器或MEMS组件，例如共振器。该图案特征可依赖于例如MEMS组件的类型。如图所示，该表面衬底包括隔离区180。该隔离区例如为浅沟槽隔离(shallowtrenchisolation；STI)区。该STI区包括用例如氧化硅填充的沟槽。也可使用其它类型的介电质或隔离填充物。该沟槽的深度例如延伸至介电层153。该隔离区隔离位于该表面衬底上的该装置区。该隔离区防止或减小寄生泄漏。该表面衬底的顶部表面包括顶部装置介电层。在一个实施例中，该顶部装置介电层包括具有第一介电层182及第二介电层184的装置介电堆叠。该第一介电层可为该隔离区的该介电填充物的部分，例如氧化硅。该第二介电层可为例如氧化硅。该氧化硅介电填充物及层可为通过等离子体增强型化学气相沉积(plasmaenhancedchemicalvapordeposition)形成的TEOS(PECVDTEOS或PTEOS)。也可使用其它类型的介电层，例如通过PECVD形成的氮化硅或者TEOS与氮化硅的组合。该第一及第本文档来自技高网...

【技术保护点】
1.一种微机电系统(MEMS)装置，包括：装置衬底，该装置衬底包括具有MEMS组件的装置区，该装置衬底包括顶部装置表面及底部装置表面，其中该顶部装置表面包括围绕该装置区的装置顶部接合环，以及该底部装置表面包括围绕该装置区的装置底部接合环；顶部覆盖层，具有外顶部覆盖表面及内顶部覆盖表面，其中，该顶部覆盖层包括围绕该装置区的顶部覆盖接合环；顶部共晶接合，该顶部共晶接合包括该顶部覆盖接合环及顶部装置接合环，该顶部共晶接合将该顶部覆盖层密封于该装置衬底的该顶部装置表面；底部覆盖层，具有外底部覆盖表面及内底部覆盖表面，其中，该底部覆盖层包括围绕该装置区的底部覆盖接合环；以及底部共晶接合，该底部共晶接合包括该底部覆盖接合环及底部装置接合环，该底部共晶接合将该底部覆盖层密封于该装置衬底的该底部装置表面。

【技术特征摘要】
2017.11.13 US 15/810,1631.一种微机电系统(MEMS)装置，包括：装置衬底，该装置衬底包括具有MEMS组件的装置区，该装置衬底包括顶部装置表面及底部装置表面，其中该顶部装置表面包括围绕该装置区的装置顶部接合环，以及该底部装置表面包括围绕该装置区的装置底部接合环；顶部覆盖层，具有外顶部覆盖表面及内顶部覆盖表面，其中，该顶部覆盖层包括围绕该装置区的顶部覆盖接合环；顶部共晶接合，该顶部共晶接合包括该顶部覆盖接合环及顶部装置接合环，该顶部共晶接合将该顶部覆盖层密封于该装置衬底的该顶部装置表面；底部覆盖层，具有外底部覆盖表面及内底部覆盖表面，其中，该底部覆盖层包括围绕该装置区的底部覆盖接合环；以及底部共晶接合，该底部共晶接合包括该底部覆盖接合环及底部装置接合环，该底部共晶接合将该底部覆盖层密封于该装置衬底的该底部装置表面。2.如权利要求1所述的装置，其中：该顶部装置接合环与该顶部覆盖接合环的其中之一包括铝(Al)；该顶部装置接合环与该顶部覆盖接合环的其中另一个包括锗(Ge)，该顶部共晶接合包括顶部Al-Ge共晶接合；该底部装置接合环与该底部覆盖接合环的其中之一包括铝(Al)；以及该底部装置接合环与该底部覆盖接合环的其中另一个包括锗(Ge)，该底部共晶接合包括底部Al-Ge共晶接合。3.如权利要求2所述的装置，其中：该顶部装置接合环包括Al；该顶部覆盖环包括Ge；该底部装置接合环包括Al；以及该底部覆盖环包括Ge。4.如权利要求1所述的装置，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。5.如权利要求1所述的装置，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括：单个共晶可接合层；或者包括一个或多个共晶可接合层的多个层。6.如权利要求5所述的装置，其中，该共晶可接合层包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、钽(Ta)、氮化钛(TiN)及铬(Cr)或其组合。7.如权利要求1所述的装置，其中，该装置衬底包括：表面衬底；质量块衬底；以及介电层，设于该表面衬底与质量块衬底之间。8.一种用于形成MEMS装置的方法，包括：提供具有顶部装置表面及底部装置表面的装置晶圆，其中，该装置晶圆经加工而具有位于该装置晶圆的装置区中的MEMS组件，其中该顶部装置表面包括围绕该装置区的装置顶部接合环，以及该底部装置表面包括围绕该装置区的装置底部接合环；提供具有外顶部覆盖表面及内顶部覆盖表面的顶部覆盖晶圆，其中，该顶部覆盖晶圆包括围绕该装置区的顶部覆盖接合环；提供具有外底部覆盖表面及内底部覆盖表面的底部覆盖晶圆，其中，该底部覆盖晶圆包括围绕该装置区的底部覆盖接合环；执行顶部共晶接合制程，该顶部共晶接合制程在该顶部覆盖接合环与该顶部装置接合环之间形成顶部共晶接合；以及执行底部共晶接合制程，该底部共晶接合制程在该底部覆盖接合环与该底部装置接合环之间形成底部共晶接合。9.如权利要求8所述的方法，其中：该顶部装置接合环与该顶部覆盖接合环的其中之一包括铝(Al)；该顶部装置接合环与该顶部覆盖接合环的其中另一个包括锗(Ge)，该顶部共晶接合包括顶部Al-Ge共晶接合；该底部装置接合环与该底部覆盖接合环的其中之一包括铝(Al)；以及该底部装置接合环与该底部覆盖接合环的其中另一个包括锗(Ge)，该底部共晶接合包括底部Al-Ge共晶接合。10.如权利要求9所述的方法，其中：该顶部装置接合环包括Al；该顶部覆盖环包括Ge；该底部装置接合环包括Al；以及该底部覆盖环包括Ge。11.如权利要求8所述的方法，其中，该顶部装置接合环、该顶部覆盖接合环、该底部接合环及底部覆盖接合环包括Al、Ge、金(Au)、锡(Sn)、硅(Si)、铟(In)、铜(Cu)、镍...

【专利技术属性】
技术研发人员：S·查克拉瓦蒂，P·耶勒汉卡，S·P·波伊卡伊尔萨特厄希，易俊豪，R·库马尔，N·拉查塞卡赖，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：新加坡,SG