数据包同步电路及方法技术

本发明专利技术提供了一种数据包同步电路及方法，数据包同步电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元对数据包中过采样的零中频信号进行差分计算得到差分数据，将其发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存；本地序列预处理单元根据访问地址确定纠错编码数据，通过预设区域的纠错编码数据和预设区域的前导序列确定查找表索引值；本地序列差分查找单元根据查找表索引值确定本地序列；同步相关计算单元将差分数据和本地序列进行相关计算，通过相关计算结果同步数据包。本发明专利技术缩短了电路接收机的延时，满足了蓝牙收发切换的时间要求。

【技术实现步骤摘要】
数据包同步电路及方法
本专利技术涉及无线通信
，尤其是涉及一种数据包同步电路及方法。
技术介绍
在蓝牙5的低功耗蓝牙技术中，加入了低功耗编码物理层通信模式，该通信模式对发射的信息数据进行了卷积编码，改善了接收机的灵敏度，使得蓝牙可以工作在更低的信噪比；同样的发射功率下，接收机可以工作在更小的接收信号功率范围，从而扩大了蓝牙的覆盖范围，此外还要求蓝牙接收机能够在较低的信噪比下准确检测蓝牙低功耗编码物理层的数据包，因此，数据包同步是低功耗编码物理层的关键技术之一。目前低功耗蓝牙低功耗编码物理层数据包的同步方法有：首先在相位域计算接收信号的相位差分序列与本地序列的相关值，观测相关值的信号特征，检测数据包的前导序列。当检测到前导序列后，以符号速率采样信号，计算时域信号和本地信号的相关值，观测相关值的信号特征，然后检测访问地址，检测到访问地址后，获得访问地址的同步采样点位置。这种电路可以有效避免数据包的错误检测，提高接收机的灵敏度，但是该电路的接收机延时较大，对于发送机延时也较大的电路，该检测方法无法满足蓝牙收发切换的时间要求。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种数据包同步电路及方法，以缩短电路接收机的延时，满足蓝牙收发切换的时间要求。第一方面，本专利技术实施例提供了一种数据包同步电路，该电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元与同步数据缓存器相连；同步相关计算单元分别与同步数据缓存器、本地序列预处理单元和本地序列差分查找单元相连；本地序列预处理单元还与本地序列差分查找单元相连；差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将该差分数据发送至同步数据缓存器；同步数据缓存器用于对该差分数据进行缓存，将该差分数据发送至同步相关计算单元；本地序列预处理单元用于根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；本地序列差分查找单元用于接收查找表索引值，根据查找表索引值确定本地序列，将本地序列发送至同步相关计算单元；同步相关计算单元用于将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包。结合第一方面，本专利技术实施例提供了第一方面的第一种可能的实施方式，其中，上述差分计算单元还用于：对接收的数据进行差分计算，得到差分数据和该差分数据对应的有效指示信号；将差分数据和该差分数据对应的有效指示信号发送至同步数据缓存器。结合第一方面的第一种可能的实施方式，本专利技术实施例提供了第一方面的第二种可能的实施方式，其中，上述同步相关计算单元还用于：向同步数据缓存器发送写地址控制信号，以控制同步数据缓存器对数据的缓存。结合第一方面的第二种可能的实施方式，本专利技术实施例提供了第一方面的第三种可能的实施方式，其中，上述同步数据缓存器还用于：当差分数据对应的有效指示信号有效时，根据同步数据缓存器发送的写地址控制信号，将差分数据存储至同步数据缓存器中的相应位置。结合第一方面，本专利技术实施例提供了第一方面的第四种可能的实施方式，其中，上述同步相关计算单元还用于：向同步数据缓存器发送读地址控制信号，以控制同步数据缓存器向同步相关计算单元输出差分数据。结合第一方面，本专利技术实施例提供了第一方面的第五种可能的实施方式，其中，上述本地序列预处理单元还用于：对数据包的访问地址进行前向纠错，得到纠错编码数据；将数据包的前导序列的预设区域和纠错编码数据的预设区域进行拼接，形成预处理数据；根据同步相关计算单元发送的控制信号，输出该预处理数据对应的查找表索引值。结合第一方面，本专利技术实施例提供了第一方面的第六种可能的实施方式，其中，上述同步相关计算单元还用于：对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到相关计算结果的峰值；如果峰值大于预设的门限值，则检测到数据包，以完成数据包的同步。第二方面，本专利技术实施例还提供一种数据包同步的方法，该方法应用于第一方面任一项所述的数据包同步电路；该方法包括：差分计算单元对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将差分数据发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存，将差分数据发送至同步相关计算单元；本地序列预处理单元根据数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和数据包的预设区域的前导序列，确定查找表索引值；本地序列差分查找单元接收查找表索引值，根据查找表索引值确定本地序列，将本地序列发送至同步相关计算单元；同步相关计算单元将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包。结合第二方面，本专利技术实施例提供了第二方面的第一种可能的实施方式，其中，上述差分计算单元对接收的数据进行差分计算，得到差分数据，将差分数据发送至同步数据缓存器的步骤，包括：差分计算单元对接收的数据进行差分计算，得到差分数据和差分数据对应的有效指示信号；差分计算单元将差分数据和差分数据对应的有效指示信号发送至同步数据缓存器。结合第二方面的第一种可能的实施方式，本专利技术实施例提供了第二方面的第二种可能的实施方式，其中，上述同步相关计算单元将差分数据和本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步数据包的步骤，包括：对差分数据和本地序列进行相关计算，得到相关计算结果；通过相关计算结果得到相关计算结果的峰值；如果峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。本专利技术实施例带来了以下有益效果：本专利技术提供了一种数据包同步电路及方法，数据包同步电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；差分计算单元对数据包中过采样的零中频信号进行差分计算得到差分数据，将其发送至同步数据缓存器；同步数据缓存器对差分数据进行缓存；本地序列预处理单元根据访问地址确定纠错编码数据，通过预设区域的纠错编码数据和预设区域的前导序列确定查找表索引值；本地序列差分查找单元根据查找表索引值确定本地序列；同步相关计算单元将差分数据和本地序列进行相关计算，通过相关计算结果同步数据包。本专利技术缩短了电路接收机的延时，满足了蓝牙收发切换的时间要求。本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种数据包同步电路的结构示意图；图2为本专利技术实施例提供的本地序列预处理单元中预处理数据的选取示意图；图3为本专利技术实施例提供的另一种数据包同步电路的结构示意图；图4为本专利技术实施例提供的一种数据包同步的方法的流程图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚本文档来自技高网...

【技术保护点】
1.一种数据包同步电路，其特征在于，所述电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；所述差分计算单元与所述同步数据缓存器相连；所述同步相关计算单元分别与所述同步数据缓存器、所述本地序列预处理单元和所述本地序列差分查找单元相连；所述本地序列预处理单元还与所述本地序列差分查找单元相连；所述差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至所述同步数据缓存器；所述同步数据缓存器用于对所述差分数据进行缓存，将所述差分数据发送至所述同步相关计算单元；所述本地序列预处理单元用于根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；所述本地序列差分查找单元用于接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；所述同步相关计算单元用于将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包。

【技术特征摘要】
1.一种数据包同步电路，其特征在于，所述电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；所述差分计算单元与所述同步数据缓存器相连；所述同步相关计算单元分别与所述同步数据缓存器、所述本地序列预处理单元和所述本地序列差分查找单元相连；所述本地序列预处理单元还与所述本地序列差分查找单元相连；所述差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至所述同步数据缓存器；所述同步数据缓存器用于对所述差分数据进行缓存，将所述差分数据发送至所述同步相关计算单元；所述本地序列预处理单元用于根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；所述本地序列差分查找单元用于接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；所述同步相关计算单元用于将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包。2.根据权利要求1所述的电路，其特征在于，所述差分计算单元还用于：对接收的数据进行差分计算，得到差分数据和所述差分数据对应的有效指示信号；将所述差分数据和所述差分数据对应的有效指示信号发送至所述同步数据缓存器。3.根据权利要求2所述的电路，其特征在于，所述同步相关计算单元还用于：向所述同步数据缓存器发送写地址控制信号，以控制所述同步数据缓存器对数据的缓存。4.根据权利要求3所述的电路，其特征在于，所述同步数据缓存器还用于：当所述差分数据对应的有效指示信号有效时，根据所述同步数据缓存器发送的写地址控制信号，将所述差分数据存储至所述同步数据缓存器中的相应位置。5.根据权利要求4所述的电路，其特征在于，所述同步相关计算单元还用于：向所述同步数据缓存器发送读地址控制信号，以控制所述同步数据缓存器向所述同步相关计算单元输出所述差分数据。6.根据权利要求1所述的电路，其特征在于，所述本地序列预处理单元还用于：对所述数据包的访问地址进行前...

【专利技术属性】
技术研发人员：周亚莉，李曙光，
申请(专利权)人：宁波琻捷电子科技有限公司，
类型：发明
国别省市：浙江,33