具有电磁干扰屏蔽的半导体封装结构及制造方法技术

本发明专利技术提供一种具有电磁干扰屏蔽的半导体封装结构及其制造方法。封装结构包括：重布线结构、电磁干扰屏蔽结构和多个芯片。电磁干扰屏蔽结构具有侧壁框部和顶部层，侧壁框部直接形成于重布线结构上的金属垫上。制造方法包括：形成重布线结构，在重布线结构上的金属垫上沉积侧壁框部，模封并减薄塑封体以露出侧壁框部的顶端，沉积金属以形成电磁干扰屏蔽结构的顶部层。本发明专利技术的电磁干扰屏蔽结构，其侧壁框部的下方未采用焊料连接的方式，而是直接形成于金属垫之上，避免了焊料爬升、焊料内部孔洞以及焊料渗入到重布线结构内部而造成的短路。

Semiconductor Packaging Structure and Manufacturing Method with EMI Shield

【技术实现步骤摘要】
具有电磁干扰屏蔽的半导体封装结构及制造方法
本专利技术涉及半导体制造
，特别涉及具有电磁干扰屏蔽的半导体封装结构及制造方法。
技术介绍
近年来，电子产品变得越来越轻薄、小巧，微电子封装也不断向小型化、高速、高密度和系统化的方向发展，而系统级封装(SysteminPackage，SIP)在半导体封装领域也应用得越来越广泛。在进行系统级封装的设计时，电磁干扰(ElectromagneticInterference，EMI)是一个重要的考虑因素，尤其是对电磁干扰敏感的元件以及产生电磁干扰的元件，更需要在封装设计时考虑电磁干扰的屏蔽问题。作为
技术介绍
的封装结构中设置有电磁干扰屏蔽结构，其具有侧壁框部并通过焊料连接至重布线结构的焊垫上。但在回流焊过程中，侧壁框部下方的焊料会熔化并沿着侧壁框部爬升，从而造成侧壁框部下方的焊料中形成孔洞。另外，在回流焊过程中，重布线结构在温度作用下产生热应力而导致重布线结构形成微裂纹，熔融的焊料会沿着微裂纹扩散至重布线结构内部，并可能导致重布线路发生短路。以上的说明仅仅是为了帮助本领域技术人员理解本专利技术的背景，不代表以上内容为本领域技术人员所公知或知悉。
技术实现思路
有鉴于此，本专利技术实施方式提供一种芯片堆栈立体封装结构，以解决或缓解现有技术中存在的问题，至少提供一种有益的选择。本专利技术实施方式的技术方案是这样实现的，根据本专利技术的一个实施方式，提供一种半导体封装结构，包括：重布线结构，具有覆晶端子安装面，多个金属垫形成于所述覆晶端子安装面上；以及电磁干扰屏蔽结构，包括侧壁框部及顶部层，所述侧壁框部直接形成于所述重布线结构的所述覆晶端子安装面的所述金属垫上；多个芯片，覆晶接合于所述覆晶端子安装面上；以及塑封体，形成于所述覆晶端子安装面上，以密封所述电磁干扰屏蔽结构的所述侧壁框部和所述芯片；其中，所述顶部层贴合于所述塑封体上并连接所述侧壁框部，所述顶部层与所述侧壁框部构成至少一个屏蔽腔，所述屏蔽腔内部设置有至少一个所述芯片。在一些实施方式中，所述顶部层直接连接所述侧壁框部显露于所述塑封体外的顶端。在一些实施方式中，所述重布线结构还具有外部端子安装面，所述半导体封装结构还包括多个外部端子，设置于所述外部端子安装面上。在一些实施方式中，所述屏蔽腔内还设置有多个无源器件，通过焊料设置于所述覆晶端子安装面上，所述无源器件位于其中一所述屏蔽腔中。在一些实施方式中，所述塑封体在所述芯片的晶背与所述电磁干扰屏蔽结构的所述顶部层之间的厚度大于或等于5μm。一种半导体封装结构的制造方法，包括：提供第一载体，于所述第一载体的表面上形成重布线结构，所述重布线结构具有覆晶端子安装面，于所述覆晶端子安装面上形成金属垫；形成电磁干扰屏蔽结构的第一部分在所述重布线结构上，所述第一部分包括所述电磁干扰屏蔽结构的侧壁框部，直接形成于所述重布线结构的所述覆晶端子安装面的所述金属垫上；覆晶接合多个芯片于所述覆晶端子安装面上；形成塑封体于所述覆晶端子安装面上，以模封密封所述电磁干扰屏蔽结构的所述侧壁框部和所述芯片；以及形成所述电磁干扰屏蔽结构的第二部分在所述塑封体上，所述第二部分包括所述电磁干扰屏蔽结构的顶部层，所述顶部层贴合于所述塑封体上并连接所述侧壁框部，所述顶部层与所述侧壁框部构成至少一个屏蔽腔，在各屏蔽腔的内部分别设置有至少一个所述芯片。在一些实施方式中，所述电磁干扰屏蔽结构的第二部分的形成步骤还包括：减薄所述塑封体以暴露出所述侧壁框部的顶端；以及在被减薄的表面沉积金属，以形成所述电磁干扰屏蔽结构的所述顶部层；所述半导体封装结构的制造方法还包括：提供第二载体，贴附于所述顶部层，同时除去所述第一载体；形成多个外部端子在所述重布线结构除去所述第一载体后所暴露出的的所述外部端子安装面上；以及进行单体化切割，以形成多个半导体封装结构。在一些实施方式中，所述塑封体的减薄步骤中，所述芯片的晶背上残留的所述塑封体的厚度减薄至大于或等于5μm。在一些实施方式中，所述侧壁框部通过电镀的方法形成。在一些实施方式中，所述顶部层通过溅射的方法形成。在一些实施方式中，所述电磁干扰屏蔽结构的材质为金属，所述金属的熔点高于将所述芯片覆晶接合于所述覆晶端子安装面时所采用的回流焊工艺的最高温度。在一些实施方式中，在所述多个芯片的覆晶接合步骤中还包括：设置多个无源器件于所述覆晶端子安装面上，所述无源器件位于其中一所述屏蔽腔中。本专利技术实施方式由于采用以上技术方案，避免了焊料爬升、焊料内部孔洞以及焊料渗入到重布线结构内部而造成重布线路的短路。上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本专利技术进一步的方面、实施方式和特征将会容易明白。附图说明在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制。图1为本专利技术一个实施方式的半导体封装结构的截面示意图。图2为本专利技术另一个实施方式的半导体封装结构的截面示意图。图3为本专利技术一个实施方式的半导体封装结构的制造流程。附图标记100：本专利技术的实施方式1；110：重布线结构；111：覆晶端子安装面；112：外部端子安装面；113：重布线路；114：第一金属垫；120：电磁干扰屏蔽结构；121：电磁干扰屏蔽结构的侧壁框部；122：电磁干扰屏蔽结构的顶部层；123：屏蔽腔；130：芯片；131：晶背；132：芯片表面的金属垫；133：覆晶端子；140：无源器件；150：焊料；160：塑封体；170：第二金属垫；180：外部端子。200：本专利技术的实施方式2。300：本专利技术的实施方式1的半导体封装结构的制造流程；301：第一介电层；302：第二介电层；303：胶粘膜；313A：第一层重布线路；313B：第二层重布线路；391：第一载体；392：第二载体；393：胶布。具体实施方式在下文中，仅简单地描述了某些示例性实施方式。正如本领域技术人员可认识到的那样，在不脱离本专利技术的精神或范围的情况下，可通过各种不同方式修改所描述的实施方式。因此，附图和描述被认为本质上是示例性的而非限制性的。在本专利技术的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本专利技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本专利技术中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以本文档来自技高网...

【技术保护点】
1.一种半导体封装结构，其特征在于，包括：重布线结构，具有覆晶端子安装面，多个金属垫形成于所述覆晶端子安装面上；以及电磁干扰屏蔽结构，包括侧壁框部及顶部层，所述侧壁框部直接形成于所述重布线结构的所述覆晶端子安装面的所述金属垫上；多个芯片，覆晶接合于所述覆晶端子安装面上；以及塑封体，形成于所述覆晶端子安装面上，以密封所述电磁干扰屏蔽结构的所述侧壁框部和所述芯片；其中，所述顶部层贴合于所述塑封体上并连接所述侧壁框部，所述顶部层与所述侧壁框部构成至少一个屏蔽腔，所述屏蔽腔内部设置有至少一个所述芯片。

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：重布线结构，具有覆晶端子安装面，多个金属垫形成于所述覆晶端子安装面上；以及电磁干扰屏蔽结构，包括侧壁框部及顶部层，所述侧壁框部直接形成于所述重布线结构的所述覆晶端子安装面的所述金属垫上；多个芯片，覆晶接合于所述覆晶端子安装面上；以及塑封体，形成于所述覆晶端子安装面上，以密封所述电磁干扰屏蔽结构的所述侧壁框部和所述芯片；其中，所述顶部层贴合于所述塑封体上并连接所述侧壁框部，所述顶部层与所述侧壁框部构成至少一个屏蔽腔，所述屏蔽腔内部设置有至少一个所述芯片。2.如权利要求1所述的半导体封装结构，其特征在于，所述顶部层直接连接所述侧壁框部显露于所述塑封体外的顶端。3.如权利要求1所述的半导体封装结构，其特征在于，所述重布线结构还具有外部端子安装面，所述半导体封装结构还包括多个外部端子，设置于所述外部端子安装面上。4.如权利要求1所述的半导体封装结构，其特征在于，所述屏蔽腔内还设置有多个无源器件，通过焊料设置于所述覆晶端子安装面上，所述无源器件位于其中一所述屏蔽腔中。5.如权利要求1至4中任一项所述的半导体封装结构，其特征在于，所述塑封体在所述芯片的晶背与所述电磁干扰屏蔽结构的所述顶部层之间的厚度大于或等于5μm。6.一种半导体封装结构的制造方法，其特征在于，包括：提供第一载体，于所述第一载体的表面上形成重布线结构，所述重布线结构具有覆晶端子安装面，于所述覆晶端子安装面上形成金属垫；形成电磁干扰屏蔽结构的第一部分在所述重布线结构上，所述第一部分包括所述电磁干扰屏蔽结构的侧壁框部，直接形成于所述重布线结构的所述覆晶端子安装面的所述金属垫上；覆晶接合多个芯片于所述覆晶端子安装面上；形成塑封体于所述...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：安徽,34