半导体器件的测试模式设置电路和方法技术

本发明专利技术提供一种半导体器件的测试模式设置电路和方法。测试模式设置电路包括：第一测试模式设置块，其适用于在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在启动操作的第二时段期间基于第一数据和从非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入第二测试模式。

Test Mode Setting Circuit and Method for Semiconductor Devices

【技术实现步骤摘要】
半导体器件的测试模式设置电路和方法相关申请的交叉引用本申请要求于2017年10月30日提交的第10-2017-0142508号韩国专利申请的优先权，其整体通过引用合并于此。
本专利技术的各种示例性实施例涉及一种半导体器件。更具体地，各种示例性实施例涉及一种半导体器件的测试模式设置电路以及一种设置测试模式的方法。
技术介绍
一般而言，半导体器件在测试模式下储存通过对内部电路块进行测试得到的测试结果，以及在正常模式下基于预先储存的测试结果来操作内部电路块。半导体器件基于每个不同的测试模式信号来确定是否进入测试模式，以及根据设计者的意图执行测试操作。已经进行了关于能够在各种环境下执行的设置测试模式的方法的各种研究。例如，为了启动测试模式，可以基于永久性地储存在诸如熔丝电路的非易失性存储器中的熔丝数据来设置测试模式信号，或者可以基于模式寄存器组(MRS)代码来设置测试模式信号，所述模式寄存器组(MRS)代码根据从外部设备输入的命令和地址的组合来设置。
技术实现思路
本专利技术的各个实施例针对能够在启动操作(boot-upoperation)以及正常操作期间设置测试模式的半导体器件的测试模式设置电路，以及设置测试模式的方法。根据本专利技术的一个实施例，一种测试模式设置电路包括：第一测试模式设置块，其适用于在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入所述第二测试模式。根据本专利技术的一个实施例，一种半导体器件包括：非易失性存储器，其适用于在启动操作期间基于时钟信号而输出被编程的熔丝数据；模式设置电路，其适用于在正常操作期间根据命令和地址的组合输出储存的设置控制信号、第一设置代码信号和第二设置代码信号；第一代码输出块，其适用于输出所述第一设置代码信号或所述熔丝数据作为第一代码信号；第二代码输出块，其适用于：在所述启动操作期间通过对所述时钟信号计数来生成计数信号，选择所述计数信号和所述熔丝数据之中的一个且基于计数终止信号将所选择的这一个输出作为第二代码信号，以及在所述正常操作期间输出所述第二设置代码信号作为所述第二代码信号；测试设置控制块，其适用于：在所述启动操作期间基于所述计数终止信号来输出所述时钟信号作为第一控制信号或第二控制信号，以及在所述正常操作期间输出所述设置控制信号作为所述第二控制信号；以及测试模式设置电路，其适用于根据基于所述第一控制信号和所述第二控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入第一测试模式或第二测试模式。根据本专利技术的一个实施例，一种设置测试模式的方法包括：在启动操作的第一时段期间基于通过对时钟信号计数而生成的计数信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；在所述计数信号达到特定值时激活计数终止信号；基于所述计数终止信号，在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式；以及在正常操作期间基于根据命令和地址的组合生成的设置信号来设置再进入(re-entry)所述第二测试模式。附图说明图1是示出了用于设置测试模式的半导体器件的框图。图2A和图2B是用于描述图1所示的半导体器件的操作的时序图。图3是示出了根据本专利技术的实施例的用于设置测试模式的半导体器件的框图。图4是示出了图3所示的第二代码输出块的选择单元的电路图。图5是示出了图3所示的测试设置控制块的框图。图6是示出了图5所示的第一控制信号发生单元的电路图。图7是示出了图3所示的测试模式设置电路的框图。图8是根据本专利技术的实施例的用于描述设置半导体器件的测试模式的方法的表格。图9A和图9B是用于描述设置图8所示的半导体器件的测试模式的方法的时序图。具体实施方式以下将参照附图更详细地描述本专利技术的各种实施例。提供这些实施例使得本公开是详尽且完整的。在本公开中所提及的所有“实施例”指的是在本文中公开的本专利技术构思的实施例。所呈现的实施例仅是示例，而并非意在限制本专利技术的范围。应当注意的是，提及“实施例”不一定仅意指一个实施例，而不同的提及“实施例”也不一定是相同的实施例。此外，应当注意的是，在本文所使用的术语仅用于描述实施例的意图，而并非意在限制本专利技术。如本文所使用的，单数形式意在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含”在本说明书中使用时表示存在所陈述的特征，但不排除存在或添加一个或多个其他未陈述的特征。如本文所使用的，术语“和/或”表示一个或多个相关联的所列举项的任意以及所有组合。在本说明书中也应当注意的是，“连接/耦接”不仅指一个部件与另一个部件直接耦接，也指一个部件通过中间部件与另一个部件间接地耦接。将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件，但这些元件不受限于这些术语。这些术语用于将一个元件与另一个元件区分开来。因此，以下描述的第一元件在不脱离本专利技术的精神和范围的情况下也能被称为第二或第三元件。附图不一定按比例绘制，并且在某些情况下，比例可能被夸大以清楚地图示实施例的特征。图1是示出了根据一个示例性实施例的用于设置测试模式的半导体器件的框图。参照图1，半导体器件10可以包括熔丝电路20、模式寄存器组(MRS)电路30、驱动器40、第一代码输出块50、第二代码输出块60、测试模式设置电路70和测试块80。熔丝电路20可以包括多个熔丝。熔丝电路20可以实施为，例如，包括布置成阵列形状的单位熔丝单元的阵列断裂电熔丝(arrayruptureE-fuse)或阵列电熔丝(ARE)电路。熔丝电路20可以基于时钟信号FZCLK和在启动操作期间被激活的启动信号BOOTUP来输出在内部被编程的熔丝数据FDATA。当特定命令、例如MRS命令被激活时，MRS电路30可以响应于从外部设备输入的命令CMD和地址ADDR的组合而设置和储存半导体器件10的操作模式，并且输出储存的MRS代码。MRS代码是用于设置测试模式的信号，可以包括第二控制信号TMGRPSET1、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。驱动器40可以驱动在启动操作期间被激活的时钟信号FZCLK以输出第一控制信号TMGRPSET0。第一代码输出块50可以输出熔丝数据FDATA或第一设置代码信号TCM_MRS<0:4>作为第一代码信号TCM<0:4>。第二代码输出块60可以输出通过对时钟信号FZCLK进行计数而生成的计数信号(未示出)或第二设置代码信号TANL_MRS<0:6>作为第二代码信号TANL<0:6>。测试模式设置电路70可以包括FTM设置单元72和NTM设置单元74。FTM设置单元72可以基于第一控制信号TMGRPSET0对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码，以生成熔丝测试模式信号FTM。NTM设置本文档来自技高网...

【技术保护点】
1.一种测试模式设置电路，包括：第一测试模式设置块，其适用于：在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入所述第二测试模式。

【技术特征摘要】
2017.10.30 KR 10-2017-01425081.一种测试模式设置电路，包括：第一测试模式设置块，其适用于：在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入所述第二测试模式。2.根据权利要求1所述的测试模式设置电路，其中，所述启动操作的所述第一时段和所述第二时段基于通过对所述时钟信号计数而得到的值达到最大值时的时间来划分。3.根据权利要求1所述的测试模式设置电路，其中，所述第二测试模式设置块在所述正常操作期间的空闲状态下基于通过所述命令和所述地址的组合而生成的所述设置信号来设置进入所述第二测试模式。4.根据权利要求1所述的测试模式设置电路，其中，所述第一测试模式设置块和所述第二测试模式设置块基于与全局复位信号不同的专有复位信号而被复位。5.根据权利要求1所述的测试模式设置电路，其中，在所述启动操作的所述第一时段期间，当通过对所述时钟信号计数而生成的M个比特位的计数信号具有规定的值时，如果N个比特位的所述第一数据的至少一个比特位具有高电平，则所述第一测试模式设置块设置进入所述第一测试模式；以及在所述启动操作的所述第二时段期间，如果所述N个比特位的第一数据的至少一个比特位具有高电平、并且所述M个比特位的第二数据的至少一个比特位具有高电平，则所述第二测试模式设置块设置进入所述第二测试模式。6.根据权利要求1所述的测试模式设置电路，其中，所述非易失性存储器包括用于所述第一测试模式设置块的N*2^M个单位单元，以及用于所述第二测试模式设置块的(N+M)*X个单位单元，其中，N是所述第一数据的比特位的数量，M是所述第二数据的比特位的数量，以及X是所述时钟信号在所述启动操作的所述第二时段期间被激活的次数。7.一种半导体器件，包括：非易失性存储器，其适用于在启动操作期间基于时钟信号输出被编程的熔丝数据；模式设置电路，其适用于在正常操作期间根据命令和地址的组合而输出储存的设置控制信号、第一设置代码信号和第二设置代码信号；第一代码输出块，其适用于输出所述第一设置代码信号或所述熔丝数据作为第一代码信号；第二代码输出块，其适用于：在所述启动操作期间通过对所述时钟信号计数来生成计数信号，选择所述计数信号和所述熔丝数据之中的一个且基于计数终止信号将所选择的这一个输出作为第二代码信号，以及在所述正常操作期间输出所述第二设置代码信号作为所述第二代码信号；测试设置控制块，其适用于：在所述启动操作期间基于所述计数终止信号而输出所述时钟信号作为第一控制信号或第二控制信号，以及在所述正常操作期间输出所述设置控制信号作为所述第二控制信号；以及测试模式设置电路，其适用于根据基于所述第一控制信号和所述第二控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入第一测试模式或第二测试模式。8.根据权利要求7所述的半导体器件，其中，所述模式设置电路在所述正常操作期间的空闲状态下根据所述命令和所述地址的组合来输出储存的所述设置控制信号、所述第一设置代码信号和所述第二设置代码信号。9.根据权利要求7所述的半导体器件，其中，所述第一代码输出块在所述启动操作期间输出所述...

【专利技术属性】
技术研发人员：文弘基，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR