一种带反馈控制的CMOS输出驱动电路制造技术

本发明专利技术公开了一种带反馈控制的CMOS输出驱动电路，包括CMOS驱动电路、反馈控制电路；反馈电路包含一个用于器件保护的处于常导通的MOS管、一个控制反馈回路开启或者关断的MOS管、一个辅助驱动MOS管、一个由电阻与辅助驱动MOS管栅电容构成的RC冲(放)电电路；本发明专利技术用于CMOS器件输出驱动电路中，其特点是通过反馈回路控制器件输出信号的斜率，在减小输出信号斜率的同时尽可能保证器件的传输延迟不受影响。

【技术实现步骤摘要】
一种带反馈控制的CMOS输出驱动电路
本专利技术涉及一种带反馈控制的CMOS输出驱动电路，特别是一种在器件输出高电平信号时，该电路可以使得输出端在建立有效的高逻辑电平前保证一个较快的信号斜率，在输出端到达有效的高逻辑电平后继续升高为电源电压这段时间内，降低输出信号的斜率，减小瞬态电流，属于器件控制领域。
技术介绍
参见图2，集成电路的输出在每一个切换过程中，流入电源轨线的瞬态电流都对电路电容充电或放电，无论芯片的VDD还是VSS连线都是通过压焊线和封装引线连接到外部电源上，因而具有一个不可忽略的串联电感。所以，瞬态电流变化会在芯片外部和芯片内部的电源电压之间产生一个电压差,即这一情形在输出IO上特别严重，因为驱动外部大电容会产生一个很大的电流。内部电源电压的偏差会影响逻辑电平并使噪声容限减小。传统的斜率控制电路，在降低电源弹噪声的同时，增加了电路的延迟，导致电路相应速度降低。如何在降低电源弹噪声的同时，还能保证电路的性能，是本领域亟待解决的技术问题。
技术实现思路
本专利技术的技术解决问题是：克服现有技术的不足，提供了一种结构简单实用的控制电路，该电路通过反馈控制的方式，分阶段调节输出信号的变化斜率，即不影响信号的输出延时，又有效降低了了器件输出时的瞬态电流，有效提升了电路噪声容限。本专利技术的技术解决方案是：提供一种反馈控制的CMOS输出驱动电路，包括第一CMOS驱动管，第二CMOS驱动管，第一反馈控制电路、第一辅助驱动电路、第二反馈控制电路、第二辅助驱动电路；所述第一CMOS驱动管和第二CMOS驱动管通过输出端输出驱动电压；当第一CMOS驱动管的栅端输入电压由高变为低时，输出端输出驱动电压逐渐升高，第一反馈控制电路控制采集输出端的电压，控制第一辅助驱动电路导通，与所述第一CMOS驱动管共同输出驱动电压，当输出端的电压超过第一阈值时，关闭第一辅助驱动电路；当第二CMOS驱动管的栅端输入电压由低变为高时，输出端输出驱动电压逐渐降低，第二反馈控制电路控制采集输出端的电压，控制第二辅助驱动电路导通，与所述第二CMOS驱动管共同输出驱动电压，当输出端的电压低于第二阈值时，关闭第二辅助驱动电路。优选的，所述第一CMOS驱动管为PMOS管，第二CMOS驱动管为NMOS管，二者交替导通，实现通过输出端输出驱动电压。优选的，所述第一反馈控制电路包括第一PMOS管，第二PMOS管；第二PMOS管的源端连接第一CMOS驱动管的栅端，栅端连接第一PMOS管的源端，漏端连接第一辅助驱动电路；第一PMOS管为常通状态，漏端连接输出端。优选的，所述第一辅助驱动电路第一电阻和第三PMOS管；第一电阻的一端连接电源电压，另一端连接第二PMOS管的漏端；第三PMOS管的栅端连接第二PMOS管的漏端，源端连接电源电压，漏端连接输出端。优选的，所有PMOS管的衬底连接电源电压。优选的，所述第二反馈控制电路包括第一NMOS管，第二NMOS管；第二NMOS管的源端连接第一NMOS驱动管的栅端，栅端连接第一NMOS管的源端，漏端连接第一辅助驱动电路；第一NMOS管为常通状态，漏端连接输出端。优选的，所述第一辅助驱动电路第二电阻和第三NMOS管；第二电阻的一端连接地，另一端连接第二NMOS管的漏端；第三NMOS管的栅端连接第二NMOS管的漏端，源端接地，漏端连接输出端。优选的，所有NMOS管的衬底接地。优选的，当第二PMOS管关断后，第一电阻与第三PMOS管的栅端寄生电容形成充电电路，当充电电路的电压达到第三PMOS管的关断电压时，第三PMOS管关闭；调节第一电阻的阻值，使得第三PMOS管的关断时，输出端输出电压达到0.7倍的电源电压。优选的，当第二NMOS管关断后，第二电阻与第三NMOS管的栅端寄生电容形成放电电路，当放电电路的电压达到第三NMOS管的关断电压时，第三NMOS管关闭；调节第二电阻的阻值，使得第三NMOS管的关断时，输出端输出电压降到0.3倍的电源电压。本专利技术和现有技术相比的优点在于：(1)本专利技术设计一种带反馈控制的CMOS输出驱动电路，通过设计一反馈控制电路，在输出端口建立有效的高逻辑电平前，辅助驱动管和驱动电路一起驱动输出端口，此时输出端口信号有一个较快的变化斜率，降低了器件的信号传输延迟。(2)当输出端信号达到有效的高逻辑电平后继续升高为电源电压这段时间内，辅助驱动管关闭，仅驱动电路驱动输出端口，此时输出端口信号变化斜率降低爬沿变缓，相应的输出瞬态电流降低，使得电源弹噪声降低，提升器件整体可靠性。(3)在标准CMOS工艺下进行仿真，由本专利技术的带反馈控制的CMOS输出驱动电路和常规的CMOS输出驱动电路的输出端口信号上升沿仿真波形图对比，电源弹噪声仿真结果对比可知，本专利技术的信号延迟基本与常规CMOS输出驱动电路信号延迟相同，正方向电源弹噪声为400Mv(3.84V-3.44V)小于常规CMOS输出驱动电路的510mV(3.97V-3.46V),负方向电源弹噪声为570mV(3.44V-2.87V)小于常规CMOS输出驱动电路的680mV(3.46V-2.78V)，表明本专利技术的驱动电路降低弹噪声的同时，没有牺牲电路延时。(4)本专利技术设置了常导通管(P3，P6)保护了反馈控制管(P4，P7)的栅端，避免栅端直接与外部输出相连，导致反馈控制管栅端击穿。(5)本专利技术可以通过调节电阻R1和R2的大小，控制辅助驱动管(P5，P8)的关闭时机，调节输出电压曲线的斜率的拐点，能够最大限度的在不增加延时的情况下降低弹噪声。附图说明图1为本专利技术的带反馈控制的CMOS输出驱动电路结构图；图2为常规的CMOS输出驱动电路外部和内部电源电压间的电感耦合示意图；图3为本专利技术的带反馈控制的CMOS输出驱动电路和常规的CMOS输出驱动电路输出端口信号上升沿仿真波形图对比。具体实施方式如图1所示，为本专利技术一种带反馈控制的CMOS输出驱动电路的结构图，包括CMOS驱动电路1，反馈控制电路2。CMOS驱动电路1包括NMOS管P1和PMOS管P2，反馈控制电路2包括PMOS管P3，PMOS管P4，PMOS管P5和电阻R1。本专利技术中所用到的MOS管均为增强型MOS管。输入端口A和输入端B输入的信号有三种状态，同时为高电平，输出C为低电平；同时为低电平，输出C为高电平；输入端口A为高电平，输入端B为低电平，此时输出C为高阻态。CMOS驱动电路通过输入端口A和输入端B控制NMOS管P1和PMOS管P2交替导通实现对端口C的高低电平驱动。输入端口A和输入端B输入的信号同时从高电平到低时，输入端口A对应的反馈控制电路辅助驱动，输入端B对应的反馈控制电路不工作；反之输入端口A和输入端B输入的信号同时从低电平到高时，输入端口B对应的反馈控制电路辅助驱动，输入端A对应的反馈控制电路不工作。输入端口A和输入端B输入的信号同时从高电平到低时，反馈控制电路在内部端口A的电平信号从高变为低时，CMOS驱动电路中NMOS管P1关闭，PMOS管P2导通，电路输出端口C的信号电平在PMOS管P2的驱动下开始从地慢慢升至电源电压Vcc，处于常导通状态的PMOS管P3将端口C的电平信号传输到PMOS管P4的栅端，当电路输出端C的信号电平大于PMOS管P4的阈值时(PMOS管阈值电压为负值)，此时PM本文档来自技高网...

【技术保护点】
1.一种反馈控制的CMOS输出驱动电路，其特征在于：包括第一CMOS驱动管(P2)，第二CMOS驱动管(P1)，第一反馈控制电路、第一辅助驱动电路、第二反馈控制电路、第二辅助驱动电路；所述第一CMOS驱动管(P2)和第二CMOS驱动管(P1)通过输出端(C)输出驱动电压；当第一CMOS驱动管(P2)的栅端输入电压由高变为低时，输出端(C)输出驱动电压逐渐升高，第一反馈控制电路控制采集输出端(C)的电压，控制第一辅助驱动电路导通，与所述第一CMOS驱动管(P2)共同输出驱动电压，当输出端(C)的电压超过第一阈值时，关闭第一辅助驱动电路；当第二CMOS驱动管(P1)的栅端输入电压由低变为高时，输出端(C)输出驱动电压逐渐降低，第二反馈控制电路控制采集输出端(C)的电压，控制第二辅助驱动电路导通，与所述第二CMOS驱动管(P1)共同输出驱动电压，当输出端(C)的电压低于第二阈值时，关闭第二辅助驱动电路。

【技术特征摘要】
1.一种反馈控制的CMOS输出驱动电路，其特征在于：包括第一CMOS驱动管(P2)，第二CMOS驱动管(P1)，第一反馈控制电路、第一辅助驱动电路、第二反馈控制电路、第二辅助驱动电路；所述第一CMOS驱动管(P2)和第二CMOS驱动管(P1)通过输出端(C)输出驱动电压；当第一CMOS驱动管(P2)的栅端输入电压由高变为低时，输出端(C)输出驱动电压逐渐升高，第一反馈控制电路控制采集输出端(C)的电压，控制第一辅助驱动电路导通，与所述第一CMOS驱动管(P2)共同输出驱动电压，当输出端(C)的电压超过第一阈值时，关闭第一辅助驱动电路；当第二CMOS驱动管(P1)的栅端输入电压由低变为高时，输出端(C)输出驱动电压逐渐降低，第二反馈控制电路控制采集输出端(C)的电压，控制第二辅助驱动电路导通，与所述第二CMOS驱动管(P1)共同输出驱动电压，当输出端(C)的电压低于第二阈值时，关闭第二辅助驱动电路。2.如权利要求1所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一CMOS驱动管(P2)为PMOS管，第二CMOS驱动管(P1)为NMOS管，二者交替导通，实现通过输出端(C)输出驱动电压。3.如权利要求2所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一反馈控制电路包括第一PMOS管(P3)，第二PMOS管(P4)；第二PMOS管(P4)的源端连接第一CMOS驱动管(P2)的栅端，栅端连接第一PMOS管(P3)的源端，漏端连接第一辅助驱动电路；第一PMOS管(P3)为常通状态，漏端连接输出端(C)。4.如权利要求3所述的反馈控制的CMOS输出驱动电路，其特征在于，所述第一辅助驱动电路第一电阻(R1)和第三PMOS管(P5)；第一电阻(R1)的一端连接电源电压，另一端连接第二PMOS管(P4)的漏端；第三PMOS管(P5)的栅端连接第二PMOS管...

【专利技术属性】
技术研发人员：王帆，刘玉清，赵玉姣，麻军野，李建成，陈莉明，陈茂鑫，宋小敬，王佳，时飞，刘志刚，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11