可编程芯片内部基于通用I/O的MIPI接口电路制造技术

本申请涉及芯片设计领域，公开了一种可编程芯片(FPGA或CPLD)内部基于通用I/O结构的MIPI接口电路。该接口电路包括用于接入MIPI_HS差分正极信号的正端口，用于接入所述MIPI_HS差分负极信号的负端口，和MIPI收发接口电阻匹配电路。本申请在不需要任何外部器件的情况下，通过两个通用I/O接口结构实现MIPI_HS和MIPI_LP的发送和接收支持，降低了芯片的复杂度，进而缩小了芯片尺寸，减少了信号走线数量。

MIPI Interface Circuit Based on Universal I/O in Programmable Chip

【技术实现步骤摘要】
可编程芯片内部基于通用I/O的MIPI接口电路
本申请涉及芯片设计领域，特别涉及一种可编程芯片内部基于通用I/O的MIPI接口电路。
技术介绍
MIPI是2003年由ARM、Nokia、ST、TI等公司成立的一个联盟，目的是把手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度和增加设计灵活性。MIPI联盟分别定义了一系列的手机内部接口标准，比如图像传感器与处理器(CSI接口)、处理器与显示器(DSI接口)、射频接口DigRF、麦克风/喇叭接口SLIMbus等。MIPI接口技术已经在虚拟现实头盔、无人机、智能手机、平板电脑、摄像机、可穿戴设备、人机界面(HMI)等领域得到了广泛应用。D-PHY提供了对DSI(串行显示接口)和CSI(串行摄像头接口)在物理层上的定义D-PHY描述了源同步，高速，低功耗的物理层；MIPI的物理层支持HS(HighSpeed)和LP(LowPower)两种工作模式。HS模式下采用低压差分信号，功耗较大，但是可以传输很高的数据速率(数据速率为80M～1Gbps)；LP模式下采用单端信号，数据速率很低(<10Mbps)，但是相应的功耗也很低。两种模式的结合保证了MIPI总线在需要传输大量数据(如图像)时可以高速传输，而在不需要大数据量传输时又能够减少功耗。早期的MIPICSI和DSI接口的桥接芯片实现大多使用ASIC芯片，但随着FPGA技术的发展和进步，以其可编程、可重构的优势逐步取代ASIC芯片，成为用户MIPI接口桥接设计的首选。目前，CSI接口和DSI接口设计中FPGA与MIPI接口间的信号电平转换多采用外接电阻分压降低电平，且通过1.2V_I/O与2.5V_I/O在电路板级短接的方式实现对LP和HS的支持。该方案有成本高、占用资源多、设计复杂差等缺点，在空间要求苛刻的手持终端类产品中更是增加了设计难度。
技术实现思路
本申请的目的在于提供一种可编程芯片内部基于通用I/O的MIPI接口电路，在不需要任何外部器件的情况下，通过两个通用I/O接口结构实现芯片与MIPI接口间信号电平转换，取消了板级电阻，降低了芯片的复杂度，进而缩小了芯片尺寸，减少了信号走线数量。为了解决上述问题，本申请公开了一种芯片内部基于通用I/O的MIPI接口电路，包括：作为芯片的两个I/O口的正、负端口，其中正端口用于接入MIPI_HS差分正极信号，负端口用于接入该MIPI_HS差分负极信号；MIPI_HS信号接收电路，包含两个输入端分别与该正、负端口耦合的LVCMOS12接收电路，以及端接电阻，该端接电阻的两端分别耦合到该正、负端口，用于接收MIPI_HS信号时进行阻抗匹配。在一个优选例中，还包括MIPI_LP信号发送接收电路，该MIPI_LP信号发送接收电路进一步包含：输出端分别耦合到该正、负端口的两个LVDS发送电路，和输入端分别耦合到该正、负端口的两个LVDS接收电路。在一个优选例中，还包括MIPI_HS信号发送电路，该MIPI_HS信号发送电路进一步包含：两个输出端分别与该正、负端口耦合的高速发送电路。在一个优选例中，该芯片是CPLD或FPGA；该端接电阻阻值为100欧姆，允许有±10％范围的偏差；该两个I/O口在该芯片的同一个I/O分组，且此I/O分组的加电引脚电压VCCIO＝2.5V。在一个优选例中，该接口电路支持LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25、LVCMOS33、HSTL25、HSTL18、SSTL25、SSTL18电平标准，且驱动能力和压摆率能够调节，在支持这些电平标准的通用I/O结构基础上通过设计实现MIPI接口电路DPHY和CPHY的支持；在不做MIPI应用时，该接口电路可以配置为通用电平标准。本申请还公开了一种芯片内部的MIPI接口电路，包括：作为芯片的两个I/O口的正、负端口，其中正端口用于接入MIPI_HS差分正极信号，负端口用于接入该MIPI_HS差分负极信号；MIPI_HS信号发送电路，包含两个输出端分别与该正、负端口耦合的高速发送电路。在一个优选例中，还包括MIPI_LP信号发送接收电路，该MIPI_LP信号发送接收电路进一步包含：输出端分别耦合到该正、负端口的两个LVDS发送电路，和输入端分别耦合到该正、负端口的两个LVDS接收电路。在一个优选例中，还包括MIPI_HS信号接收电路，该MIPI_HS信号接收电路进一步包含：两个输入端分别与该正、负端口耦合的LVCMOS12接收电路，以及端接电阻，该端接电阻的两端分别耦合到该正、负端口，用于接收MIPI_HS信号时进行阻抗匹配。在一个优选例中，该芯片是CPLD或FPGA；该端接电阻阻值为100欧姆，允许有±10％范围的偏差；该两个I/O口在该芯片的同一个I/O分组，且此I/O分组的加电引脚电压VCCIO＝2.5V。在一个优选例中，该接口电路支持LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25、LVCMOS33、HSTL25、HSTL18、SSTL25、SSTL18的电平标准，且驱动能力和压摆率能够调节，在支持这些电平标准的通用I/O结构基础上通过设计实现MIPI接口电路DPHY和CPHY的支持；在不做MIPI应用时，该接口电路可以配置为通用电平标准。本申请实施方式中，与现有技术相比，实现芯片与MIPI接口间信号电平转换，取消了板级电阻，优点及产生的有益效果如下：(1)封装尺寸更小：与现有技术相比，本申请涉及的接口电路需要的通用IO数量更少，降低了客户应用板的复杂度，如此使芯片的封装尺寸可以做的更小；(2)控制逻辑更精简：一对(两个)通用IO实现MIPI_HS/LP的接收和发送，使得芯片的控制逻辑更精简；(3)芯片的I/O利用率更高：因为同一芯片的I/O资源是有限的，本申请只占用其中一对(两个)通用I/O，省下来的I/O资源可以作为用户I/O资源供用户使用；(4)信号质量更好：信号走线数量在用户应用PCB板上没有额外的LP走线，降低了用户应用PCB板的复杂程度，使用户应用PCB板中的信号质量更好，实现了用户应用PCB板所需的更高的工作频率。本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。附图说明图1是根据本申请第一实施方式的一种芯片内部的MIPI接口电路电路图图2是根据本申请第二实施方式的一种芯片内部的MIPI接口电路电路图图3是根据本申请第三实施方式的一种芯片内部的M本文档来自技高网...

【技术保护点】
1.一种可编程芯片内部基于通用I/O的MIPI接口电路，其特征在于，包括：作为芯片的两个I/O口的正、负端口，其中正端口用于接入MIPI_HS差分正极信号，负端口用于接入所述MIPI_HS差分负极信号；MIPI_HS信号接收电路，包含两个输入端分别与所述正、负端口耦合的LVCMOS12接收电路，以及端接电阻，所述端接电阻的两端分别耦合到所述正、负端口，用于接收MIPI_HS信号时进行阻抗匹配。

【技术特征摘要】
2018.02.27 CN 20181016081881.一种可编程芯片内部基于通用I/O的MIPI接口电路，其特征在于，包括：作为芯片的两个I/O口的正、负端口，其中正端口用于接入MIPI_HS差分正极信号，负端口用于接入所述MIPI_HS差分负极信号；MIPI_HS信号接收电路，包含两个输入端分别与所述正、负端口耦合的LVCMOS12接收电路，以及端接电阻，所述端接电阻的两端分别耦合到所述正、负端口，用于接收MIPI_HS信号时进行阻抗匹配。2.根据权利要求1所述的接口电路，其特征在于，还包括MIPI_LP信号发送接收电路，所述MIPI_LP信号发送接收电路进一步包含：输出端分别耦合到所述正、负端口的两个LVDS发送电路，和输入端分别耦合到所述正、负端口的两个LVDS接收电路。3.根据权利要求2所述的接口电路，其特征在于，还包括MIPI_HS信号发送电路，所述MIPI_HS信号发送电路进一步包含：两个输出端分别与所述正、负端口耦合的高速发送电路。4.根据权利要求1所述的接口电路，其特征在于，所述芯片是CPLD或FPGA；所述端接电阻阻值为100欧姆，允许有±10％范围的偏差；所述两个I/O口在所述芯片的同一个I/O分组，且此I/O分组的加电引脚电压VCCIO＝2.5V。5.根据权利要求1-4任意一项所述的接口电路，其特征在于，所述接口电路支持LVCMOS12、LVCMOS15、LVCMOS18、LVCMOS25、LVCMOS33、HSTL25、HSTL18、SSTL25、SSTL18电平标准，且驱动能力和压摆率能够调节，在支持这些电平标准的通用I/O结构基础上通过设计实现MIPI接口电路DPHY和CPHY...

【专利技术属性】
技术研发人员：赫艳红，赵永胜，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海,31