一种嵌入式及可编程逻辑器件综合实验教学平台制造技术

一种嵌入式及可编程逻辑器件综合实验教学平台，包括通过I/O通信方式双向连接的嵌入式处理器和可编程逻辑器件(FPGA)；所述的可编程逻辑器件分别通过数据线单向连接ADC单元和DAC单元，以及双向连接外扩I/O接口；所述的嵌入式处理器分别通过数据线双向连接人机交互接口、以太网接口、USB转串口以及外扩I/O接口；所述的嵌入式处理器和可编程逻辑器件分别通过数据线双相连接调试和下载程序接口。该综合实验教学平台可以作为电子信息类学生课程设计、学科竞赛等的实验开发平台，方便开展嵌入式及可编程逻辑器件的实验教学。

An Integrated Experimental Teaching Platform for Embedded and Programmable Logic Devices

【技术实现步骤摘要】
一种嵌入式及可编程逻辑器件综合实验教学平台
本技术涉及电子信息类实验教学仪器设备
，具体涉及一种嵌入式及可编程逻辑器件综合实验教学平台。
技术介绍
嵌入式处理器及可编程逻辑器件是电子信息类实验教学的重要研究对象，在实际工程应用中，二者具有各自的优势，目前市场上的硬件实验开发平台基本上都是只针对嵌入式处理器的或只针对可编程逻辑器件的，在这些实验平台上不能同时开发嵌入式处理器及可编程逻辑器件。
技术实现思路
本技术目的是解决现有电子信息类硬件实验开发平台不同时支持嵌入式处理及可编程逻辑器件的问题，提供一种基于嵌入式及可编程逻辑器件综合实验教学平台。可以方便开展嵌入式及可编程逻辑器件的实验教学。本技术的技术方案一种嵌入式及可编程逻辑器件综合实验教学平台，包括通过I/O通信方式双向连接的嵌入式处理器和可编程逻辑器件(FPGA)；所述的可编程逻辑器件分别通过数据线单向连接ADC单元和DAC单元，以及双向连接外扩I/O接口；所述的嵌入式处理器分别通过数据线双向连接人机交互接口、以太网接口、USB转串口以及外扩I/O接口；所述的嵌入式处理器和可编程逻辑器件分别通过数据线双相连接调试和下载程序接口。整个综合实验教学平台由电源部分供电。本技术的优点和有益效果：嵌入式及可编程逻辑器件综合实验教学平台是用于电子信息类实验教学领域的仪器设备。该实验教学平台集成了嵌入式处理器及可编程逻辑器件，可以作为电子信息类学生课程设计、学科竞赛等的实验开发平台，实现基于嵌入式处理器的实验、基于可编程逻辑器件的实验及基于嵌入式处理器和可编程逻辑器件的综合性实验。具有较好的应用前景和实用价值。附图说明图1是本技术的综合实验教学平台结构示意框图。图1中，1.嵌入式处理器部分，2.可编程逻辑器件部分，3.嵌入式处理器的外扩输入/输出口部分，4.DAC单元部分，5.ADC单元部分，6.可编程逻辑器件的外扩输入/输出口部分,7.人机交互部分，8.以太网部分，9.USB转串口部分，10.电源部分，11.调试及下载程序接口部分。具体实施方式实施例1：如图1所示，嵌入式及可编程逻辑器件综合实验教学平台，包括通过I/O通信方式双向连接的嵌入式处理器1和可编程逻辑器件(FPGA)2；所述的可编程逻辑器件分别通过数据线单向连接ADC单元5和DAC单元4，以及双向连接外扩I/O接口6；所述的嵌入式处理器分别通过数据线双向连接人机交互接口7、以太网接口8、USB转串口9以及外扩I/O接口3；所述的嵌入式处理器和可编程逻辑器件分别通过数据线双相连接调试和下载程序接口11。整个综合实验教学平台由电源部分10供电。其中，嵌入式处理器部分1包括：嵌入式处理器芯片STM32F767IGT6及外围电路；可编程逻辑器件部分2包括：可编程逻辑器件芯片EP4CE10E144C8及外围电路；外扩输入/输出口(I/O)部分3包括：从嵌入式处理器STM32F767IGT6引出的普通类型I/O、模拟输入类型的I/O、PWM输出类型的I/O；DAC部分4包括：DAC芯片DAC8560及外围电路；ADC部分包括：ADC芯片AD7606及外围电路；外扩输入/输出口部分6包括：2个40针的双排针接口，将可编程逻辑器件EP4CE10E144C8的I/O引出；人机交互部分7包括：1个液晶屏(集成电阻式触摸屏)、两个LED灯、四个按键及1个蜂鸣器；以太网部分8包括：LAN8720A芯片及外围电路和HR911105A以太网接口；USB转串口部分9包括：CH340G芯片及外围电路和miniUSB接口；电源部分10包括：LM2596S-5.0、LM1117-3.3、LM1117-2.5及LM1117-1.2芯片，利用7v到12v的直流输入产生5v、3.3v、2.5v及1.2v的直流电压给整个系统供电；调试及下载程序接口部分11包括：可编程逻辑器件的JTAG及AS方式调试及下载程序接口和嵌入式处理器的JTAG方式调试及下载程序接口。在图1中，嵌入式处理器部分1与外扩输入/输出口部分3通过74条I/O相连；嵌入式处理器部分1与人机交互部分7通过46条I/O相连；嵌入式处理器部分1与以太网部分8通过10条I/O相连；嵌入式处理器部分1与USB转串口部分9通过2条I/O相连；嵌入式处理器部分1与可编程逻辑器件部分2通过7条I/O相连，通过串口方式或总线方式实现二者间的数据通信；嵌入式处理器部分1与调试及下载程序接口部分11通过5条I/O相连，实现JTAG方式下载或调试程序；可编程逻辑器件部分2与DAC接口部分4通过3条I/O相连；可编程逻辑器件部分2与ADC部分5通过6条I/O相连；可编程逻辑器件部分2与外扩I/O部分6通过68条I/O相连；可编程逻辑器件部分2与调试及下载程序接口部分11通过11条I/O相连实现JTAG及AS方式下载或调试程序；电源部分10为整个系统供电。当系统接通电源后，固化在嵌入式处理器中的程序及可编程逻辑器件中电路就开始执行，可以通过调试及下载程序接口11，修改嵌入式处理器及可编程逻辑器件内的程序和电路，进而实现嵌入式处理器和可编程逻辑器件间的数据通信、ADC采集、DAC输出、串口通信、以太网通信、按键输入、LED闪烁、液晶屏输出及触摸屏输入等功能。本文档来自技高网...

【技术保护点】
1.一种嵌入式及可编程逻辑器件综合实验教学平台，其特征在于包括通过I/O通信方式双向连接的嵌入式处理器和可编程逻辑器件(FPGA)；所述的可编程逻辑器件分别通过数据线单向连接ADC单元和DAC单元，以及双向连接外扩I/O接口；所述的嵌入式处理器分别通过数据线双向连接人机交互接口、以太网接口、USB转串口以及外扩I/O接口；所述的嵌入式处理器和可编程逻辑器件分别通过数据线双相连接调试和下载程序接口。

【技术特征摘要】
1.一种嵌入式及可编程逻辑器件综合实验教学平台，其特征在于包括通过I/O通信方式双向连接的嵌入式处理器和可编程逻辑器件(FPGA)；所述的可编程逻辑器件分别通过数据线单向连接ADC单元和DAC单元，以及双向连接外扩I/O接口；所述的嵌入式处理器分别通过数据...

【专利技术属性】
技术研发人员：赵二刚，王艳芳，王锦，张红宾，
申请(专利权)人：南开大学，
类型：新型
国别省市：天津,12