半导体结构及其形成方法技术

本发明专利技术涉及一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供基底；刻蚀所述基底形成第一图形，所述第一图形具有第一关键尺寸；在所述第一图形内形成第一填充层，所述第一填充层表面低于所述基底表面，填充所述第一图形下部；形成覆盖所述第一填充层上方的第一图形侧壁的调整层，调整层之间形成第二图形，所述第二图形底部暴露出部分第一填充层，所述第二图形具有第二关键尺寸，所述第二关键尺寸小于第一关键尺寸；在所述第二图形内填充第二填充层。上述方法有利于降低形成超细孔的尺寸的难度和成本，提高可靠性。

Semiconductor Structure and Its Formation Method

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体
，尤其涉及一种半导体结构及其形成方法。
技术介绍
近年来，闪存(FlashMemory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(BitDensity)，同时减少位成本(BitCost)，三维的闪存存储器(3DNAND)技术得到了迅速发展。3DNAND存储器中，形成有贯穿堆叠层的沟道柱结构，需要在所述沟道柱结构顶部形成导电插塞，将沟道柱结构电连接出去。由于需要通过较小尺寸，例如39nm的位线通过导电插塞连通所述沟道柱结构，导致连接所述沟道柱结构与位线的导电插塞需要超细孔，顶部关键尺寸约26nm，否则，位线容易与相邻的插塞之间发生断路等问题。而形成小尺寸和超高的深宽比的导电插塞对光照对准、刻蚀和填充都带来了很大的挑战。目前的工艺的解决方法是将导电插塞的图形拆解为两张光罩，先形成一较大尺寸的底部插塞，再在底部插塞顶部形成小尺寸的插塞，以降低单次刻蚀和填充的深宽比，成本增加的同时，还是存在光刻对准的问题，小尺寸的刻蚀依旧是非常困难。如何解决上述问题，是目前亟待解决的问题。
技术实现思路
本专利技术所要解决的技术问题是，提供一种半导体结构及其形成方法，有利于降低形成超细孔的尺寸的难度和成本，提高可靠性。本专利技术提供一种半导体结构的形成方法，包括：提供基底；刻蚀所述基底形成第一图形，所述第一图形具有第一关键尺寸；在所述第一图形内形成第一填充层，所述第一填充层表面低于所述基底表面，填充所述第一图形下部；形成覆盖所述第一填充层上方的第一图形侧壁的调整层，调整层之间形成第二图形，所述第二图形底部暴露出部分第一填充层，所述第二图形具有第二关键尺寸，所述第二关键尺寸小于第一关键尺寸；在所述第二图形内填充第二填充层。可选的，所述基底包括：衬底；形成在衬底上的堆叠层和贯穿堆叠层的沟道柱结构；形成在堆叠层表面的介电层；所述第一图形贯穿所述介电层，暴露出沟道柱结构表面。可选的，所述第一图形与沟道柱结构具有相同的第一关键尺寸。可选的，所述沟道柱结构包括：贯穿堆叠层至衬底的沟道孔，位于沟道孔底部衬底表面的半导体外延层，覆盖沟道孔侧壁的功能侧墙，覆盖所述功能侧墙以及半导体外延层的沟道层以及填充沟道孔的沟道介质层。可选的，所述调整层还覆盖介电层上表面。可选的，所述第一填充层和第二填充层为导电材料。可选的，所述第一图形和第二图形均为孔状图形。可选的，所述调整层的形成方法包括：形成覆盖所述第一填充层表面、第一图形侧壁表面以及基底表面的调整材料层；沿垂直所述基底表面的方向，采用无掩膜的刻蚀方式，刻蚀所述调整材料层，形成所述调整层以及暴露第一填充层部分表面的第二图形。可选的，采用原子层沉积工艺形成所述调整材料层。可选的，所述第一填充层的形成方法包括：在所述第一图形以及基底表面沉积第一材料层，所述第一材料层填充满所述第一图形；对所述第一材料层进行平坦化，去除位于基底上方的第一材料层；对第一图形内的第一材料层进行回刻蚀，形成第一填充层。可选的，所述调整层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、氧化铪以及氧化锆中的至少一种。本专利技术的技术方案还提供一种半导体结构，包括：基底；位于所述基底内的第一图形，所述第一图形具有第一关键尺寸；填充于所述第一图形下部的第一填充层，所述第一填充层表面低于所述基底表面；覆盖所述第一填充层上方的第一图形侧壁的调整层，调整层之间具有第二图形，所述第二图形具有第二关键尺寸，所述第二关键尺寸小于第一关键尺寸；填充于所述第二图形内第二填充层，所述的第二填充层连接所述第一填充层。可选的，所述基底包括：衬底；形成在衬底上的堆叠层和贯穿堆叠层的沟道柱结构；形成在堆叠层表面的介电层；所述第一图形贯穿所述介电层，暴露出沟道柱结构表面。可选的，所述第一图形与沟道柱结构具有相同的第一关键尺寸。可选的，所述沟道柱结构包括：贯穿堆叠层至衬底的沟道孔，位于沟道孔底部衬底表面的半导体外延层，覆盖沟道孔侧壁的功能侧墙，覆盖所述功能侧墙以及半导体外延层的沟道层以及填充沟道孔的沟道介质层。可选的，所述调整层还覆盖介电层上表面。可选的，所述第一图形和第二图形均为孔状图形。可选的，所述第一填充层和第二填充层为导电材料。本专利技术的半导体结构的形成方法，通过调整层在第一填充层上方限定出较小尺寸的第二图形，并在第二图形内填充形成第二填充层，降低了工艺难度和成本，并且能够确保所述第二填充层位于所述第一填充层表面，避免出现第二填充层位置发生偏移，确保所述第二填充层与所述第一填充层连接的可靠性。附图说明图1至图6为本专利技术一具体实施方式的半导体结构的形成过程的结构示意图。具体实施方式下面结合附图对本专利技术提供的半导体结构及其形成方法的具体实施方式做详细说明。请参考图1，提供基底100。所述基底100包括衬底101、形成于所述衬底101表面的堆叠层102以及覆盖所述堆叠层102的介电层103；所述堆叠层102内形成有沟道柱结构110。所述衬底101可以为单晶硅、单晶锗等半导体衬底。所述堆叠层102包括交替堆叠的绝缘层1021和控制栅层1022，所述绝缘层材料可以为氧化硅，所述牺牲层材料可以为氮化硅。所述沟道柱结构110贯穿所述堆叠层102至衬底100，所述沟道柱结构110包括贯穿堆叠层102的沟道孔，位于沟道孔底部的衬底100表面的半导体外延层111，覆盖沟道孔侧壁的功能侧墙112，覆盖所述功能侧墙112以及半导体外延层111的沟道层113以及填充沟道孔的沟道介质层114。所述功能侧墙112由外至内依次包括电荷阻挡层、电荷捕获层以及电荷隧穿层，通常为ONO结构；所述沟道层113的材料通常为多晶硅；所述沟道介质层114的材料通常为氧化硅等介质材料。所述介电层103覆盖所述堆叠层102以及沟道柱结构110，所述介电层103为绝缘介质材料，可以为氧化硅、氮化硅或氮氧化硅等。在其他具体实施方式中，所述基底100还可以为其他需要在顶部形成较小关键尺寸图形的结构。例如，所述基底100内形成有金属互连结构，需要在所述金属互连结构顶部形成较小尺寸的接触部，与所述金属互连结构电连接等。请参考图2，刻蚀所述基底100，形成第一图形201，所述第一图形201具有第一关键尺寸CD1。可以采用形成沟道孔时的光罩，作为刻蚀形成第一图形201时采用的光罩，使得所述第一图形201与沟道柱结构110具有相同的第一关键尺寸与位置，从而使得第一图形202底部暴露出沟道孔110的顶部。具体的，刻蚀所述介电层103形成所述第一图形201，所述第一图形201底部暴露出所述沟道柱结构110的顶部表面。该具体实施方式中，所述第一图形201与所述沟道柱结构110的截面图形对应，为孔状图形，后续在所述第一图形201内形成连接所述沟道柱结构110的导电插塞。所述第一图形201的关键尺寸CD1为所述第一图形201的直径。在其他具体实施方式中，所述第一图形201也可以为长条形的凹槽或其他形状，可以根据其下方待连接的结构决定，或者根据具体需求进行设定。当所述第一图形201为长条形凹槽时，所述第一图形201的尺寸为本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；刻蚀所述基底形成第一图形，所述第一图形具有第一关键尺寸；在所述第一图形内形成第一填充层，所述第一填充层表面低于所述基底表面，填充所述第一图形下部；形成覆盖所述第一填充层上方的第一图形侧壁的调整层，调整层之间形成第二图形，所述第二图形底部暴露出部分第一填充层，所述第二图形具有第二关键尺寸，所述第二关键尺寸小于第一关键尺寸；在所述第二图形内填充第二填充层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；刻蚀所述基底形成第一图形，所述第一图形具有第一关键尺寸；在所述第一图形内形成第一填充层，所述第一填充层表面低于所述基底表面，填充所述第一图形下部；形成覆盖所述第一填充层上方的第一图形侧壁的调整层，调整层之间形成第二图形，所述第二图形底部暴露出部分第一填充层，所述第二图形具有第二关键尺寸，所述第二关键尺寸小于第一关键尺寸；在所述第二图形内填充第二填充层。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：衬底；形成在衬底上的堆叠层和贯穿堆叠层的沟道柱结构；形成在堆叠层表面的介电层；所述第一图形贯穿所述介电层，暴露出沟道柱结构表面。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形与所述沟道柱结构具有相同的第一关键尺寸。4.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述沟道柱结构包括：贯穿堆叠层至衬底的沟道孔，位于沟道孔底部衬底表面的半导体外延层，覆盖沟道孔侧壁的功能侧墙，覆盖所述功能侧墙以及半导体外延层的沟道层以及填充沟道孔的沟道介质层。5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述调整层还覆盖介电层上表面。6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一填充层和第二填充层为导电材料。7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一图形和第二图形均为孔状图形。8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述调整层的形成方法包括：形成覆盖所述第一填充层表面、第一图形侧壁表面以及基底表面的调整材料层；沿垂直所述基底表面的方向，刻蚀所述调整材料层，形成所述调整层以及暴露第一填充层部分表面的第二图形。9.根据权利要求8所述的半导体结构的形成方法，其特征在于，采用原子层沉积工艺形成所述调整材料层...

【专利技术属性】
技术研发人员：刘毅华，范鲁明，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42