两级数字时间转换器制造技术

一种两级数字时间转换器，包括：第一延时电路，输入门控信号和光脉冲信号，包括采用电压可控延时单元组成的延时链，用于延时控制字的高位控制多路选择器选择相应的延时输出，产生相应的延时时间该延时链；第二延时电路，连接于第一延时电路的后端，包括第一级反相器，第一反相器输出端连接了多个并联单位电容，第一反相器输出端还连接第二反相器。本发明专利技术通过设计优化延时电路结构，并结合比较先进且稳定的集成电路制造工艺，实现低于门延时的延时步进值得到较高的延时分辨率。

【技术实现步骤摘要】
两级数字时间转换器
本专利技术涉及量子密钥通信和光子探测器领域，进一步涉及一种两级数字时间转换器。
技术介绍
在当前量子通信密钥生成设备中常用的是门控型单光子探测器。门控型探测器一个控制要点是，只能在量子信号光脉冲达到探测器的一个很小的时间窗口(门控窗口)，探测器才能响应。在实际系统中，由于信号光与同步光经过的光程不同以及电信号处理带来的延时等因素，探测器门控信号往往不能和光脉冲信号在探测器处精确对准，所以系统中就需要一种控制方式来实现门控信号与光脉冲信号的精确对准。延时电路的实现方法中，基于时钟计数法的延时电路步进值取决于参考时钟的周期，一般只能达到纳秒级分辨率。采用延时链结构的电路步进值取决于延时单元的最小延时，在特定工艺下能够获得的最小门延时存在一个下限。当延时电路的延时精度要求小于最小门延时时，使用简单的延时链结构已经无法得到所需的步进值。同时，为了提高延时动态范围，通常需要增加延时单元的级数，从而导致系统功耗增加和线性度下降。目前国内的延时电路设计采用FPGA内部资源搭建延时链来实现时，分辨率也只能达到百皮秒数量级。2012年S.AlAhdab提出了一种数字控制负载电容的大小实现了亚皮秒的分辨率，纳秒级的动态范围，但是它的输入时钟频率仅仅达到8MHz。一般延时电路中的输入时钟信号频率大小与延时的动态范围有关，即延时的动态范围不会超过一个时钟周期。本专利技术是针对一个非周期时钟信号，1.5GHz是最小的一个时钟信号脉宽，如图1所示，探测器门控信号(gatedcontrolpulse)不能和光脉冲信号(signallight)在探测器处精确对准，所以就需要设计一种高分辨可控的延时系统来实现门控信号和光脉冲信号的精确对准。系统要求的延时的动态范围远远超过一个时钟周期，这样会加剧窄脉冲信号的衰减。2009年C.Chuang设计了一种多相输出的宽动态范围的延时锁定环，其中的延时单元可以传输高达GHz的时钟频率。在延时电路的结构中，实现延时步进值的核心部件延时单元由MOS管、电容等器件组成，通过MOS管组成的门延时、电容放电等方式调节产生特定的延时输出。而这些器件的电学参数具有一定的工艺偏差，同时也容易受到温度和电压变化的影响，从而造成延时随着PVT的变化产生偏差，降低延时电路的线性度和步进值精度的稳定性。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种两级数字时间转换器，以至少部分解决上述的技术问题。本专利技术提供一种两级数字时间转换器，包括：第一延时电路，输入门控信号和光脉冲信号，包括采用电压可控延时单元组成的延时链，用于延时控制字的高位控制多路选择器选择相应的延时输出，产生相应的延时时间；第二延时电路，连接于第一延时电路的后端，包括第一级反相器，第一反相器输出端连接了多个并联单位电容，第一反相器输出端还连接第二反相器。在进一步的实施方案中，还包括：第一编码转换器，输入控制信号，用于形成所述第一延时电路中级延时链选通开关的控制码；第二编码转换器，输入控制信号，用于控制第二延时电路中单位电容的大小。在进一步的实施方案中，所述第一编码转换器为二进制转换成类温度计码编码方式的转换器。在进一步的实施方案中，所述第二编码转换器为二进制转标准温度计码的转换器。在进一步的实施方案中，还包括：第一偏置电压电路，包括延时锁相环，用于提供第一延时电路的偏置电压；第二偏置电压电路，包括延时锁相环，用于提供第一延时电路的偏置电压。在进一步的实施方案中，所述第一偏置电压电路和第二偏置电压电路分别包括：鉴频鉴相器、电荷泵、环路滤波器和压控延时线。在进一步的实施方案中，所述延时链上包括多个粗延时单元，该粗延时单元为基于电流饥饿改进的延伸单元。在进一步的实施方案中，，所述第一延时电路包括多级传输门开关，其在延时链上并联构成输出级。在进一步的实施方案中，所述粗延时单元的数量为32个，且各粗延时单元的负载相同。在进一步的实施方案中，所述电荷泵采用共源共栅结构。本专利技术通过设计优化延时电路结构，并结合比较先进且稳定的集成电路制造工艺，实现低于门延时的延时步进值得到较高的延时分辨率；同时本专利技术的高分辨率延时电路多采用优化的电路结构设计，兼顾较大的延时动态范围和较高的输入信号频率要求的数字时间转换器，自适应地调节PVT偏差带来的变化，降低PVT偏差对系统的影响。附图说明图1为现有技术中不精确对准的门控信号和光脉冲信号示意图；图2为本专利技术实施例的两级数字时间转换器框图；图3为本专利技术实施例的第一延时电路(粗转换级延时链(Coarse_stage))示意图；图4为第一延时电路中的延时单元(VCDU)电路图；图5为本专利技术实施例的第二延时电路(细转换延时级(Fine_stage))示意图；图6为第一延时电路和第二延时电路提供偏置电压的延时锁定环(DLL)；图7为第一延时电路和第二延时电路启动控制鉴频鉴相器(Start_controlledPFD)图8为第一延时电路和第二延时电路电荷泵(CP)。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。本专利技术实施例提供一种具有两级数字时间转换器的电路，其具有较高的延时分辨率，同时兼顾较大的延时动态范围和较高的输入信号频率要求的时间数字转换器。并且采用了自适应的调节PVT偏差带来的变化的延时锁定环电路，降低PVT偏差对系统的影响。在SMIC55nm工艺下，输入时钟频率为1.5GHz，延时的步进值为10ps，延时动态范围为5ns。针对这一设计指标，本专利技术实施例采用两级延时电路架构，如图2所示。两级延时电路分别为实现高精度步进值的低比特(LSB)控制级和兼顾大动态延时范围的高比特(MSB)控制级。第一编码转换器，例如Binary_to_one-hot，是一种二进制转换成类似温度计码的一种编码方式的转换器，它与温度计码的区别是它仅仅只有一个高位(1)，而其他都是低位(0)，它通常用于指示状态机的状态，在该系统中，它被用作粗转换级延时链选通开关的控制码。第二编码转换器，如Binary_to_thermometer，是一种二进制转标准温度计码的转换器，它用于控制细转换级中负载电容的大小。粗转换级(coarse_stage)延时电路(也就是第一延时电路)(如图3所示)采用电压可控延时单元组成的延时链，并且延时控制字的高位控制多路选择器选择相应的延时输出，产生相应的延时时间，分辨率可达几百皮秒量级。粗转换级延时电路多级传输门开关并联构成输出级，传输门开关并没有驱动能力，所以需要具有很大的驱动能力的驱动电路。因为每次只有一路开关被选择导通，不存在竞争冒险，所以专利技术人将输出级一分为四，四路选择导通开关控制输出，这样就能保证Coarse_stage有足够大的驱动能力。选择细转换级(fine_stage)采用调节负载电容的大小来调节延时大小，这样可以产生低于门延时的时间分辨率，打破工艺的限制。为了使传输延时的步进值和动态范围不随工艺，电压，温度的影响，调节饥饿型反相器的偏置电压由参考延时锁定环提供，它是一个负反馈机制的延时环，能实时产生随工艺、电压、温度变化的偏置电压，从而产生稳定的延时步进值和稳定的延时动态范围。延时锁定环也分为为第一延时电路(coarse_stage本文档来自技高网...

【技术保护点】
1.一种两级数字时间转换器，其特征在于包括：第一延时电路，输入门控信号和光脉冲信号，包括采用电压可控延时单元组成的延时链，用于延时控制字的高位控制多路选择器选择相应的延时输出，产生相应的延时时间；第二延时电路，连接于第一延时电路的后端，包括第一级反相器，第一反相器输出端连接了多个并联单位电容，第一反相器输出端还连接第二反相器。

【技术特征摘要】
1.一种两级数字时间转换器，其特征在于包括：第一延时电路，输入门控信号和光脉冲信号，包括采用电压可控延时单元组成的延时链，用于延时控制字的高位控制多路选择器选择相应的延时输出，产生相应的延时时间；第二延时电路，连接于第一延时电路的后端，包括第一级反相器，第一反相器输出端连接了多个并联单位电容，第一反相器输出端还连接第二反相器。2.根据权利要求1所述的两级数字时间转换器，其特征在于，还包括：第一编码转换器，输入控制信号，用于形成所述第一延时电路中级延时链选通开关的控制码；第二编码转换器，输入控制信号，用于控制第二延时电路中单位电容的大小。3.根据权利要求2所述的两级数字时间转换器，其特征在于，所述第一编码转换器为二进制转换成类温度计码编码方式的转换器。4.根据权利要求2所述的两级数字时间转换器，其特征在于，所述第二编码转换器为二进制转标准温度计码的转换器。5.根据权利要求...

【专利技术属性】
技术研发人员：严海月，林福江，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：安徽,34