一种降压电路制造技术

一种降压电路属于调压电路技术领域，尤其涉及一种降压电路。本发明专利技术提供一种能量损失小的降压电路。本发明专利技术包括多个依次串联的电荷泵，其结构要点相邻电荷泵之间通过输出端口选择控制开关相连；所述电荷泵的个数为8个；第一级电荷泵包括NMOS管T1～T8，T1漏极分别与输入E1正极、三端稳压芯片U14的输入端、电容C53一端、电容C9一端、T5漏极、电容C10一端相连；输入E1负极分别与地线、C53另一端、三端稳压芯片U14的接地端、电容C54一端、T4源极、电阻R3一端、电阻R4一端、T8源极、电容C11一端相连。

A Voltage Reducing Circuit

The invention relates to a voltage-reducing circuit, which belongs to the technical field of voltage-regulating circuit, in particular to a voltage-reducing circuit. The invention provides a voltage-reducing circuit with small energy loss. The invention comprises a plurality of charge pumps in series in sequence, whose structural points are that the adjacent charge pumps are connected by an output port selection control switch; the number of charge pumps is eight; the first stage charge pump includes NMOS transistors T1-T8, and the T1 drain is respectively connected with the input end of the input E1 cathode, the input end of the three-terminal voltage stabilizer chip U14, the capacitor C53, the capacitor C9, the T5 drain and the capacitor C10; The E1 negative pole is connected with the ground wire, the other end of C53, the ground end of the three-terminal voltage regulator chip U14, the capacitor C54, the T4 source, the resistance R3, the resistance R4, the T8 source and the capacitor C11 respectively.

【技术实现步骤摘要】
一种降压电路
本专利技术属于调压电路
，尤其涉及一种降压电路。
技术介绍
传统的开关电源必须使用电感，电感具有高线损、强干扰、易碎、笨重等缺点。
技术实现思路
本专利技术就是针对上述问题，提供一种能量损失小的降压电路。为实现上述目的，本专利技术采用如下技术方案，本专利技术包括多个依次串联的电荷泵，其结构要点相邻电荷泵之间通过输出端口选择控制开关相连。作为一种优选方案，本专利技术所述控制开关和电荷泵开关的控制信号输入端口与控制器的控制信号输出端口相连。作为另一种优选方案，本专利技术所述控制开关的控制信号输入端口通过驱动电路与控制器的控制信号输出端口相连。作为另一种优选方案，本专利技术所述电荷泵产生成二倍关系的电压；控制开关用于选择将后一级电荷泵接在前一级电荷泵的哪两个端口上；控制器控制这些成二倍关系的电压的组合关系。作为另一种优选方案，本专利技术所述控制器测量整个电荷泵调压电路的输入输出的电压、电流。作为另一种优选方案，本专利技术所述控制器产生电荷泵栅极驱动的控制信号。作为另一种优选方案，本专利技术所述控制器与外围器件、外部设备通信。作为另一种优选方案，本专利技术所述控制器为单片机。作为另一种优选方案，本专利技术所述电荷泵为二分压电荷泵。作为另一种优选方案，本专利技术所述电荷泵包括左右两个分压桥臂，分压桥臂和控制开关两端均与输入端相连，分压桥臂和控制开关包括多个串联的开关管，分压桥臂的中心节点与控制开关的中心节点相连。作为另一种优选方案，本专利技术所述左分压桥臂包括NMOS管T1、T2、T3、T4，右分压桥臂包括NMOS管T5、T6、T7、T8，控制开关包括NMOS管T9、T10、T11、T12；T4的漏极分别与输入端VIN+、电容C2一端、T8的漏极、T12的漏极相连，T4的源极分别与T3的漏极、电容C3一端相连，T3的源极分别与电容C2另一端、电容C1一端、T7的源极、T6的漏极、T11的源极、T10的漏极、T2的漏极相连，T2的源极分别与电容C3另一端、T1的漏极相连，T1的源极分别与电容C1另一端、输入端VIN-、T5的源极、T9的源极相连；T5的漏极分别与T6的源极、电容C4一端相连，电容C4另一端分别与T8的源极、T7的漏极相连；T9的漏极分别与T10的源极、输出端VOUT-相连，T11的漏极分别与T12的源极、输出端VOUT+相连。作为另一种优选方案，本专利技术所述T1、T3导通，T2、T4截止为一种工作状态；T1、T3截止，T2、T4导通为另一种工作状态，两种状态不断地快速切换，时间各占50％；两个桥臂对应位置NMOS管的导通、截止状态相反(如T4导通，T8截止)。作为另一种优选方案，本专利技术所述控制信号为多位二进制控制信号。作为另一种优选方案，本专利技术所述多位二进制控制信号的位数与电荷泵的个数相同。作为另一种优选方案，本专利技术所述电荷泵的个数为8或16个。作为另一种优选方案，本专利技术所述控制器采用PID算法，输出值换算成整型变量后直接通过控制器的I/O口输出到控制开关。作为另一种优选方案，本专利技术确定电路的最终输出电压Uo，这一电压必须总是大于输入电压的，然后根据电荷泵(以二分压为例)级数n确定分辨率电压再测量输入电压Ui，根据输入电压得出升压电路控制开关状态以二进制的方式(最接近输入端的开关为最低位，开关全部置于下端为0，反之为1，见图2)对应的数值为作为另一种优选方案，本专利技术测量电路的输出功率，如果输出功率较大，则使用较高的开关频率；如果输出功率较小，则使用较低的开关频率。作为另一种优选方案，本专利技术实时测量电路的输入功率和输出功率，计算出效率；开关频率过低和过高都会导致效率的降低，因此可通过实时调节开关频率，使效率值达到最高。作为另一种优选方案，本专利技术所述控制器的程序中，把所有控制开关驱动和电荷泵开关信号语句放在一起执行，在整个电路的输出端加一个选通开关，该选通开关在冲激噪声产生之前断开，冲激噪声消失之后再闭合。作为另一种优选方案，本专利技术所述电路的输入端加一个选通开关，该选通开关在冲激噪声产生之前断开，冲激噪声消失之后再闭合。作为另一种优选方案，本专利技术所述电荷泵包括第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管，控制开关包括第三PMOS管、第三NMOS管、第四PMOS管和第四NMOS管；第一PMOS管的源极分别与输入端正极、第一电容一端、第三PMOS管源极相连，第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管的栅极与电荷泵开关信号输入端相连，第一PMOS管的漏极分别与第一NMOS管的漏极、第三电容一端相连，第一NMOS管的源极分别与第一电容另一端、第二电容一端、第二PMOS管的源极、第三NMOS管的源极、第四PMOS管的源极相连；第二PMOS管的漏极分别与第三电容另一端、第二NMOS管的漏极相连，第二NMOS管的源极分别与输入端负极、第二电容另一端、第四NMOS管源极相连，第四NMOS管漏极分别与输出端负极、第四PMOS管漏极相连，第三PMOS管漏极分别与第三NMOS管漏极、输出端正极相连；第三PMOS管、第三NMOS管、第四PMOS管和第四NMOS管的栅极与数字量输入端口相连。作为另一种优选方案，本专利技术所述电荷泵为八个。作为另一种优选方案，本专利技术最后一级电荷泵的第一NMOS管的源极与第五PMOS管的源极相连，第五PMOS管的漏极分别与输出缓冲器的正端、第五NMOS管的漏极相连，第五NMOS管的源极接最后一级电荷泵的第二NMOS管的源极；第五PMOS管的栅极接Bit0PMOS控制端，第五NMOS管的栅极接Bit0NMOS控制端；缓冲器的负端接缓冲器的输出端。作为另一种优选方案，本专利技术在没有冲激噪声时，第五PMOS管和第五NMOS管的控制端电平保持一致，为DAC输入数字量的最低位；而在有冲激噪声时，第五PMOS管控制端控制电平为高，第五NMOS管控制端控制电平为低，输出与前面电路断开，隔绝冲激噪声；作为另一种优选方案，本专利技术开关控制信号的高电平比电源输入电压至少高出一个NMOS的阈值电压(0.7V)，低电平比地电压至少低出一个PMOS的阈值电压(0.7V)。作为另一种优选方案，本专利技术所述NMOS管采用CSD16570Q5B型NMOS管。作为另一种优选方案，本专利技术第一级电荷泵包括NMOS管T1～T8，T1漏极分别与输入E1正极、三端稳压芯片U14的输入端、电容C53一端、电容C9一端、T5漏极、电容C10一端相连；输入E1负极分别与地线、C53另一端、三端稳压芯片U14的接地端、电容C54一端、T4源极、电阻R3一端、电阻R4一端、T8源极、电容C11一端相连；U14的输出端分别与C54另一端、三端稳压芯片U13的输入端、二极管D5阳极、二极管D4阳极、二极管D3阳极相连；U13的接地端接地，U13的输出端分别与电容C12一端、UCC21521ADW芯片U1的VCCI1端相连，电容C12另一端接地，U1的INA端接8051芯片U12的3脚相连，U1的INB端接8051芯片U12的4脚相连，U1的GND端接地，U1的EN端、DT端、VCCI2端相连；U1的VDDA端分别与电阻R1一端、T1的源极、T2的漏极、电容C1一端、二极管D4阴极相连；T2源极分别与D3阴极、T3漏极、T6源极、T7漏极、电容C10一端、本文档来自技高网...

【技术保护点】
1.一种降压电路，包括多个依次串联的电荷泵，其特征在于相邻电荷泵之间通过输出端口选择控制开关相连；所述电荷泵的个数为8个；第一级电荷泵包括NMOS管T1～T8，T1漏极分别与输入E1正极、三端稳压芯片U14的输入端、电容C53一端、电容C9一端、T5漏极、电容C10一端相连；输入E1负极分别与地线、C53另一端、三端稳压芯片U14的接地端、电容C54一端、T4源极、电阻R3一端、电阻R4一端、T8源极、电容C11一端相连；U14的输出端分别与C54另一端、三端稳压芯片U13的输入端、二极管D5阳极、二极管D4阳极、二极管D3阳极相连；U13的接地端接地，U13的输出端分别与电容C12一端、UCC21521ADW芯片U1的VCCI1端相连，电容C12另一端接地，U1的INA端接8051芯片U12的3脚相连，U1的INB端接8051芯片U12的4脚相连，U1的GND端接地，U1的EN端、DT端、VCCI2端相连；U1的VDDA端分别与电阻R1一端、T1的源极、T2的漏极、电容C1一端、二极管D4阴极相连；T2源极分别与D3阴极、T3漏极、T6源极、T7漏极、电容C10一端、电容C11一端相连；T3源极分别与C1另一端、T4漏极、U1的VSSA端相连；U1的OUTA端分别与电容C5一端、T3栅极、电容C3一端相连，电容C3另一端分别与T1栅极、电阻R1另一端、二极管D6阳极相连，D6阴极分别与C9另一端、二极管D7阴极相连，D7阳极分别与电阻R2一端、电容C4一端、T5栅极相连，R2另一端分别与D5阴极、T5源极、T6漏极、电容C2一端、U1的VDDB端相连，C2另一端分别与T7源极、T8漏极、U1的VSSB端相连；U1的OUTB端分别与电容C6一端、T7栅极、电容C4另一端相连，T8栅极分别与电阻R4另一端、C5另一端相连，C6另一端分别与电阻R3另一端、T4栅极相连；T2栅极接T7栅极，T6栅极接T3栅极；第一级电荷泵与第二级电荷泵之间的控制开关包括NMOS管T9～T12，T9漏极分别与输入E1正极、UCC21521ADW 芯片U2的VDDA端相连，T9栅极分别与R16一端、电阻R8一端、电容C16一端相连，R16另一端接NPN三极管T16基极，T16集电极分别与电阻R18一端、电阻R17一端相连，电阻R17另一端分别与二极管D7阴极、PNP三极管T13发射极相连，T13基极接R18另一端，T13集电极接电阻R8另一端；T9源极分别与T16的发射极、T10漏极、U2的VSSB端相连，T10栅极分别与U2的OUTA端、电容C14一端相连，T10源极分别与T11漏极、PNP三极管T14的发射极、电阻R13一端、U2的VSSA端、NMOS管T6源极相连，T11栅极分别与电容C16另一端、U2的OUTB端相连，T11源极分别与T12漏极、U2的VSSB端相连；T12栅极分别与电阻R10一端、电阻R12一端、电阻R23一端、C14另一端相连，R10另一端接T14集电极，T14基极接电阻R14一端，电阻R14另一端分别与R13另一端、NPN三极管T15集电极相连，T15基极接R12另一端，T15发射极分别与R23另一端、T12源极、地线相连；U2的INA、INB端分别与8051芯片U12的17脚、28脚对应相连；U2的VCCI1端接LM7805CT芯片U13的输出端，U2的GND端接地，U2的EN、DT、VCCI2端相连。...

【技术特征摘要】
1.一种降压电路，包括多个依次串联的电荷泵，其特征在于相邻电荷泵之间通过输出端口选择控制开关相连；所述电荷泵的个数为8个；第一级电荷泵包括NMOS管T1～T8，T1漏极分别与输入E1正极、三端稳压芯片U14的输入端、电容C53一端、电容C9一端、T5漏极、电容C10一端相连；输入E1负极分别与地线、C53另一端、三端稳压芯片U14的接地端、电容C54一端、T4源极、电阻R3一端、电阻R4一端、T8源极、电容C11一端相连；U14的输出端分别与C54另一端、三端稳压芯片U13的输入端、二极管D5阳极、二极管D4阳极、二极管D3阳极相连；U13的接地端接地，U13的输出端分别与电容C12一端、UCC21521ADW芯片U1的VCCI1端相连，电容C12另一端接地，U1的INA端接8051芯片U12的3脚相连，U1的INB端接8051芯片U12的4脚相连，U1的GND端接地，U1的EN端、DT端、VCCI2端相连；U1的VDDA端分别与电阻R1一端、T1的源极、T2的漏极、电容C1一端、二极管D4阴极相连；T2源极分别与D3阴极、T3漏极、T6源极、T7漏极、电容C10一端、电容C11一端相连；T3源极分别与C1另一端、T4漏极、U1的VSSA端相连；U1的OUTA端分别与电容C5一端、T3栅极、电容C3一端相连，电容C3另一端分别与T1栅极、电阻R1另一端、二极管D6阳极相连，D6阴极分别与C9另一端、二极管D7阴极相连，D7阳极分别与电阻R2一端、电容C4一端、T5栅极相连，R2另一端分别与D5阴极、T5源极、T6漏极、电容C2一端、U1的VDDB端相连，C2另一端分别与T7源极、T8漏极、U1的VSSB端相连；U1的OUTB端分别与电容C6一端、T7栅极、电容C4另一端相连，T8栅极分别与电阻R4另一端、C5另一端相连，C6另一端分别与电阻R3另一端、T4栅极相连；T2栅极接T7栅极，T6栅极接T3栅极；第一级电荷泵与第二级电荷泵之间的控制开关包括NMOS管T9～T12，T9漏极分别与输入E1正极、UCC21521ADW芯片U2的VDDA端相连，T9栅极分别与R16一端、电阻R8一端、电容C16一端相连，R16另一端接NPN三极管T16基极，T16集电极分别与电阻R18一端、电阻R17一端相连，电阻R17另一端分别与二极管D7阴极、PNP三极管T13发射极相连，T13基极接R18另一端，T13集电极接电阻R8另一端；T9源极分别与T16的发射极、T10漏极、U2的VSSB端相连，T10栅极分别与U2的OUTA端、电容C14一端相连，T10源极分别与T11漏极、PNP三极管T14的发射极、电阻R13一端、U2的VSSA端、NMOS管T6源极相连，T11栅极分别与电容C16另一端、U2的OUTB端相连，T11源极分别与T12漏极、U2的VSSB端相连；T12栅极分别与电阻R10一端、电阻R12一端、电阻R23一端、C14另一端相连，R10另一端接T14集电极，T14基极接电阻R14一端，电阻R14另一端分别与R13另一端、NPN三极管T15集电极相连，T15基极接R12另一端，T15发射极分别与R23另一端、T12源极、地线相连；U2的INA、INB端分别与8051芯片U12的17脚、28脚对应相连；U2的VCCI1端接LM7805CT芯片U13的输出端，U2的GND端接地，U2的EN、DT、VCCI2端相连。2.根据权利要求1所述一种降压电路，其特征在于第二级电荷泵包括NMOS管T17～T24，T17漏极分别与电阻R22一端、电容C28一端、二极管D13阳极、电容C24一端、二极管D11阳极、T21漏极相连，R22另一端接PNP三极管T13集电极；T17栅极分别与电阻R9一端、二极管D10阴极、电容C15一端相连，T17源极分别与R9另一端、D10阳极、电容C51一端、T18漏极、电容C22一端相连，T18栅极分别与T20栅极、电容C17一端、T23栅极、UCC21521ADW芯片U3的OUTB端相连，T18源极分别与C28另一端、电容C13一端、T19漏极、T22源极、T23漏极相连；T19栅极分别与电容C15另一端、U3的OUTA端、T24栅极、T22栅极相连，T19源极分别与C22另一端、T20漏极相连，T20源极分别与NMOS管T12漏极、U3的VSSA、VSSB端、C13另一端、T24源极相连；C51另一端分别与D13阴极、D1阳极相连，D1阴极分别与C24另一端、二极管D2阴极、电阻R7一端相连，D11阴极分别与D2阳极、电容C52一端相连，C52另一端分别与二极管D12阳极、电阻R19一端、T21源极、电容C23一端相连，T21栅极分别与D12阴极、R19另一端、C17另一端相连；C23另一端分别与T23源极、T24漏极相连；U3的INA、INB端分别与8051芯片U12的3、4对应相连。3.根据权利要求1所述一种降压电路，其特征在于第二级电荷泵与第三级电荷泵之间的控制开关包括NMOS管T25～T28，T25漏极分别与NMOS管T21漏极、二极管D9阳极相连，D9阴极分别与PNP三极管T29集电极、电容C25一端、UCC21521ADW芯片U5的VDDA、U5的VDDB端、UCC21521ADW芯片U4的VDDB端相连，T29发射极接二极管D2的阴极，T29基极分别与电阻R7、电阻R20一端相连；T25栅极分别与T27栅极、U4的OUTB端相连，T25源极接T...

【专利技术属性】
技术研发人员：刘鸿睿，
申请(专利权)人：刘鸿睿，
类型：发明
国别省市：辽宁,21