负正电压转换电路和负压电荷泵环路制造技术

本发明专利技术公开了一种负正电压转换电路，包括：输入端都接地的互为镜像的第一和第二镜像电路，输入端都接电源电压的互为镜像的第三和第四镜像电路；第一至三镜像电路的输出端分别连接第一至三NMOS管的漏极，第一至三NMOS管的栅极和第一NMOS管的漏极连接在一起；第一至三NMOS管的宽长比的比值和第一至三镜像电路的电流比值相同。第一和二电阻分别连接在第一和二NMOS管的源极和负电压之间；第二和三NMOS管的源极相连；第三电阻连接在第一NMOS管的源极和地之间；第四电阻连接在输出正电压的第四镜像电路的输出端和地或负电压之间。本发明专利技术公开了一种负压电荷泵环路。本发明专利技术不需要采用额外的参考电压，能降低电路成本。

Negative Positive Voltage Conversion Circuit and Negative Voltage Charge Pump Loop

The invention discloses a negative positive voltage conversion circuit, which includes: the first and second mirror circuits with each other's mirror image grounded at the input end, the third and fourth mirror circuits with each other's mirror power supply voltage at the input end; the output terminals of the first and third mirror circuits are connected with the drains of the first and third NMOS tubes respectively, and the gates of the first and third NMOS tubes are connected with the drains of the first and third NMOS tubes respectively. The ratio of width to length of the first to three NMOS transistors is the same as the current ratio of the first to three mirror circuits. The first and second resistors are connected between the source and negative voltage of the first and second NMOS transistors respectively; the second and the source of the third NMOS transistors are connected; the third resistor is connected between the source and ground of the first NMOS transistor; and the fourth resistor is connected between the output end of the fourth mirror circuit with positive output voltage and the ground or negative voltage. The invention discloses a negative voltage charge pump loop. The invention does not need to adopt additional reference voltage, and can reduce circuit cost.

【技术实现步骤摘要】
负正电压转换电路和负压电荷泵环路
本专利技术涉及一种半导体集成电路，特别是涉及一种负压电荷泵环路。本专利技术还涉及一种负正电压转换电路。
技术介绍
如图1所示，是现有负压电荷泵环路的示意图；时钟信号Clock连接到与门102的一个输入端，与门102的输出端连接到负压电荷泵101的输入端，负压电荷泵101的输出端输出负电压Vneg，反馈电路连接在负压电荷泵101的输出端和与门102的另一个输入端之间，反馈电路包括比较器103、电阻分压电路104和负正电压转换电路105。图1中的电阻分压电路104由多个电阻串联而成，通过数字信号Dac对开关的控制能够调节电阻的连接关系从而控制电阻分压电路104的分压比例。由于电阻分压电路104输出的是负电压Vneg的分压，故还需要通过负正电压转换电路105将分压转换为正电压Vpos。负正电压转换电路105输出的正电压Vpos和基准电压Vref101进行比较输出反馈电压即时钟控制信号Clock_en,时钟控制信号Clock_en控制时钟信号Clock是否提供给电荷泵101电路，从而调节电荷泵101的输出电压Vneg到预期值。如图2所示，是现有负正电压转换电路的电路图，现有负正电压转换电路包括：比较器201，比较器201的第一输入端连接参考电压Vref102，比较器201的输出端和第二输入端相连。电阻R201和R202串联在比较器201的输出端和负电压Vneg之间。电阻R201和R202的连接处输出正电压Vpos。图2所示的现有负正电压转换电路需要另外再采用参考电压Vref102，额外的参考电压会增加电路成本。
技术实现思路
本专利技术所要解决的技术问题是提供一种负正电压转换电路，不需要采用额外的参考电压，能降低电路成本。为此，本专利技术还提供一种负压电荷泵环路。为解决上述技术问题，本专利技术提供的负正电压转换电路包括：互为镜像的第一镜像电路和第二镜像电路，令所述第一镜像电路的输出端电流为I1，所述第二镜像电路的输出端电流为I2，I2为I1的k1倍；所述第一镜像电路的输入端和所述第二镜像电路的输入端都接地。互为镜像的第三镜像电路和第四镜像电路，令所述第三镜像电路的输出端电流为I3，所述第四镜像电路的输出端电流为I4，I3为I1的k2倍，I4为I1的k3倍；所述第三镜像电路的输入端和所述第三镜像电路的输入端都接电源电压。第一NMOS管的漏极和栅极连接所述第一镜像电路的输出端、第二NMOS管的栅极和第三NMOS管的栅极。所述第二NMOS管的漏极连接所述第二镜像电路的输出端。所述第三NMOS管的漏极连接所述第三镜像电路的输出端。所述第一NMOS管的源漏电流为I1，所述第二NMOS管的源漏电流为I2，所述第三NMOS管的源漏电流为I3。所述第二NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k1倍，所述第三NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k2倍，使所述第一NMOS管的源极电压、所述第二NMOS管的源极电压和所述第三NMOS管的源极电压相等。第一电阻连接在所述第一NMOS管的源极和负电压之间。第二电阻连接在所述第二NMOS管的源极和负电压之间，所述第三NMOS管的源极也连接所述第二NMOS管的源极。第三电阻连接在所述第一NMOS管的源极和地之间。第四电阻连接在所述第四镜像电路的输出端和地之间，或者第四电阻连接在所述第四镜像电路的输出端和负电压之间。所述第四镜像电路的输出端输出正电压，所述正电压由k1、k2和k3以及所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻以及所述负电压确定。进一步的改进是，所述第一镜像电路由第一PMOS管组成，所述第二镜像电路由第二PMOS管组成，所述第三镜像电路由第三PMOS管组成，所述第四镜像电路由第四PMOS管组成。所述第二PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k1倍，所述第三PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k2倍，所述第四PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k3倍。进一步的改进是，k1、k2和k3都为1。进一步的改进是，所述第一电阻和所述第二电阻的阻值相等。所述第三电阻的电流大小等于I1。进一步的改进是，所述负电压由负压电荷泵的输出端提供。进一步的改进是，所述负正电压转换电路位于所述负压电荷泵的反馈电路中，所述反馈电路包括：所述负正电压转换电路，比较器，时钟信号产生电路。所述负正电压转换电路输出的所述正电压输入到所述比较器的一个输入端中，所述比较器对所述正电压和参考电压进行比较形成时钟控制信号。所述时钟控制信号调节所述时钟信号产生电路输出的时钟信号。调节后的所述时钟信号输入到所述负压电荷泵中并控制所述负电压的大小。进一步的改进是，所述反馈电路还包括一个与门，所述与门的第一输入端连接所述时钟信号产生电路输出的时钟信号，所述与门的第二输入端连接所述时钟控制信号，所述与门的输出端输出调节后的所述时钟信号到所述负压电荷泵的输入端。进一步的改进是，所述时钟信号产生电路为振荡器电路(OSC)。为解决上述技术问题，本专利技术提供的负压电荷泵环路包括负压电荷泵和反馈电路；所述负压电荷泵输出负电压。所述反馈电路中包括负正电压转换电路，所述负正电压转换电路包括：互为镜像的第一镜像电路和第二镜像电路，令所述第一镜像电路的输出端电流为I1，所述第二镜像电路的输出端电流为I2，I2为I1的k1倍；所述第一镜像电路的输入端和所述第二镜像电路的输入端都接地。互为镜像的第三镜像电路和第四镜像电路，令所述第三镜像电路的输出端电流为I3，所述第四镜像电路的输出端电流为I4，I3为I1的k2倍，I4为I1的k3倍；所述第三镜像电路的输入端和所述第三镜像电路的输入端都接电源电压。第一NMOS管的漏极和栅极连接所述第一镜像电路的输出端、第二NMOS管的栅极和第三NMOS管的栅极。所述第二NMOS管的漏极连接所述第二镜像电路的输出端。所述第三NMOS管的漏极连接所述第三镜像电路的输出端。所述第一NMOS管的源漏电流为I1，所述第二NMOS管的源漏电流为I2，所述第三NMOS管的源漏电流为I3。所述第二NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k1倍，所述第三NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k2倍，使所述第一NMOS管的源极电压、所述第二NMOS管的源极电压和所述第三NMOS管的源极电压相等。第一电阻连接在所述第一NMOS管的源极和负电压之间。第二电阻连接在所述第二NMOS管的源极和负电压之间，所述第三NMOS管的源极也连接所述第二NMOS管的源极。第三电阻连接在所述第一NMOS管的源极和地之间。第四电阻连接在所述第四镜像电路的输出端和地之间，或者第四电阻连接在所述第四镜像电路的输出端和负电压之间。所述第四镜像电路的输出端输出正电压，所述正电压由k1、k2和k3以及所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻以及所述负电压确定。进一步的改进是，所述第一镜像电路由第一PMOS管组成，所述第二镜像电路由第二PMOS管组成，所述第三镜像电路由第三PMOS管组成，所述第四镜像电路由第四PMOS管组成。所述第二PMOS管的沟道的宽长比是所述第一PMO本文档来自技高网...

【技术保护点】
1.一种负正电压转换电路，其特征在于，包括：互为镜像的第一镜像电路和第二镜像电路，令所述第一镜像电路的输出端电流为I1，所述第二镜像电路的输出端电流为I2，I2为I1的k1倍；所述第一镜像电路的输入端和所述第二镜像电路的输入端都接地；互为镜像的第三镜像电路和第四镜像电路，令所述第三镜像电路的输出端电流为I3，所述第四镜像电路的输出端电流为I4，I3为I1的k2倍，I4为I1的k3倍；所述第三镜像电路的输入端和所述第三镜像电路的输入端都接电源电压；第一NMOS管的漏极和栅极连接所述第一镜像电路的输出端、第二NMOS管的栅极和第三NMOS管的栅极；所述第二NMOS管的漏极连接所述第二镜像电路的输出端；所述第三NMOS管的漏极连接所述第三镜像电路的输出端；所述第一NMOS管的源漏电流为I1，所述第二NMOS管的源漏电流为I2，所述第三NMOS管的源漏电流为I3；所述第二NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k1倍，所述第三NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k2倍，使所述第一NMOS管的源极电压、所述第二NMOS管的源极电压和所述第三NMOS管的源极电压相等；第一电阻连接在所述第一NMOS管的源极和负电压之间；第二电阻连接在所述第二NMOS管的源极和负电压之间，所述第三NMOS管的源极也连接所述第二NMOS管的源极；第三电阻连接在所述第一NMOS管的源极和地之间；第四电阻连接在所述第四镜像电路的输出端和地之间，或者第四电阻连接在所述第四镜像电路的输出端和负电压之间；所述第四镜像电路的输出端输出正电压，所述正电压由k1、k2和k3以及所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻以及所述负电压确定。...

【技术特征摘要】
1.一种负正电压转换电路，其特征在于，包括：互为镜像的第一镜像电路和第二镜像电路，令所述第一镜像电路的输出端电流为I1，所述第二镜像电路的输出端电流为I2，I2为I1的k1倍；所述第一镜像电路的输入端和所述第二镜像电路的输入端都接地；互为镜像的第三镜像电路和第四镜像电路，令所述第三镜像电路的输出端电流为I3，所述第四镜像电路的输出端电流为I4，I3为I1的k2倍，I4为I1的k3倍；所述第三镜像电路的输入端和所述第三镜像电路的输入端都接电源电压；第一NMOS管的漏极和栅极连接所述第一镜像电路的输出端、第二NMOS管的栅极和第三NMOS管的栅极；所述第二NMOS管的漏极连接所述第二镜像电路的输出端；所述第三NMOS管的漏极连接所述第三镜像电路的输出端；所述第一NMOS管的源漏电流为I1，所述第二NMOS管的源漏电流为I2，所述第三NMOS管的源漏电流为I3；所述第二NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k1倍，所述第三NMOS管的沟道的宽长比是所述第一NMOS管的沟道的宽长比的k2倍，使所述第一NMOS管的源极电压、所述第二NMOS管的源极电压和所述第三NMOS管的源极电压相等；第一电阻连接在所述第一NMOS管的源极和负电压之间；第二电阻连接在所述第二NMOS管的源极和负电压之间，所述第三NMOS管的源极也连接所述第二NMOS管的源极；第三电阻连接在所述第一NMOS管的源极和地之间；第四电阻连接在所述第四镜像电路的输出端和地之间，或者第四电阻连接在所述第四镜像电路的输出端和负电压之间；所述第四镜像电路的输出端输出正电压，所述正电压由k1、k2和k3以及所述第一电阻、所述第二电阻、所述第三电阻、所述第四电阻以及所述负电压确定。2.如权利要求1所述的负正电压转换电路，其特征在于：所述第一镜像电路由第一PMOS管组成，所述第二镜像电路由第二PMOS管组成，所述第三镜像电路由第三PMOS管组成，所述第四镜像电路由第四PMOS管组成；所述第二PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k1倍，所述第三PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k2倍，所述第四PMOS管的沟道的宽长比是所述第一PMOS管的沟道的宽长比的k3倍。3.如权利要求1或2所述的负正电压转换电路，其特征在于：k1、k2和k3都为1。4.如权利要求3所述的负正电压转换电路，其特征在于：所述第一电阻和所述第二电阻的阻值相等；所述第三电阻的电流大小等于I1。5.如权利要求1所述的负正电压转换电路，其特征在于：所述负电压由负压电荷泵的输出端提供。6.如权利要求5所述的负正电压转换电路，其特征在于：所述负正电压转换电路位于所述负压电荷泵的反馈电路中，所述反馈电路包括：所述负正电压转换电路，比较器，时钟信号产生电路；所述负正电压转换电路输出的所述正电压输入到所述比较器的一个输入端中，所述比较器对所述正电压和参考电压进行比较形成时钟控制信号；所述时钟控制信号调节所述时钟信号产生电路输出的时钟信号；调节后的所述时钟信号输入到所述负压电荷泵中并控制所述负电压的大小。7.如权利要求6所述的负正电压转换电路，其特征在于：所述反馈电路还包括一个与门，所述与门的第一输入端连接所述时钟信号产生电路输出的时钟信号，所述与门的第二输入端连接所述时钟控制信号，所述与门的输出端输出调节后的所述时钟信号到所述负压电荷泵的输入端。8.如权利要求6所述的负正电压转换电路，其特征在于：所述时钟信号产生电路...

【专利技术属性】
技术研发人员：杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31