一种LKJ数据换装速率优化方法和系统技术方案

一种LKJ数据换装速率优化方法和系统，包括：（1）DMI向若干个冗余CPU发起广播，每个冗余CPU接收到广播后，向DMI发出请求，DMI接收到全部CPU的请求后，通过数据包的形式进行文件的发送；（2）如果其中一个CPU接收到的数据包的地址小于期望地址，则该CPU重置计时器，延迟向DMI中发送重发申请的应答；所述期望地址为当前应接收的数据包的地址；（3）如果其中一个CPU接收到的数据包的地址大于期望地址，则当前CPU立即重新向DMI发送请求重新发送数据的应答；（4）如果所有CPU接收到的数据包的地址等于期望地址，则所有CPU正常接收数据。本发明专利技术选择DMI收到所有模的请求时进行数据发送的方式，且优化了数据传输的过程，能够有效的提高换装的速率。

An Optimized Method and System for LKJ Data Replacement Rate

An LKJ data replacement rate optimization method and system includes: (1) DMI broadcasts to several redundant CPUs, and each redundant CPU receives broadcasts, sends a request to DMI, DMI receives all CPU requests, and sends files in the form of data packets; (2) If the address of one of the CPUs receives data packets is less than the desired address, the CPU resets the timing. (3) If the address of the data packet received by one of the CPUs is greater than the expected address, the current CPU immediately sends the reply of the request to the DMI to resend the data; (4) If the address of the data packet received by all CPUs equals the desired address, then all CPUs Normally receive data. The invention chooses the method of data transmission when DMI receives all module requests, optimizes the data transmission process, and can effectively improve the replacement rate.

【技术实现步骤摘要】
一种LKJ数据换装速率优化方法和系统
本专利技术涉及一种数据换装方法，尤其涉及一种LKJ数据换装速率优化方法和系统。
技术介绍
新一代列车运行监控车载系统（LKJ）采用2乘2取2的主控单元，即采用两端四模的热备荣冗余方式保证安全性，而采用两端四模方式的主机单元，需要在四模同时换装数据时尽可能提高换装速率。
技术实现思路
本专利技术提供一种能够较好提高换装速率的数据换装速率优化方法，以解决现有技术存在的问题。本专利技术采用以下技术方案：一种LKJ数据换装速率优化方法，包括：（1）DMI向若干个冗余CPU发起广播，每个冗余CPU接收到广播后，向DMI发出应答，DMI接收到四个CPU的应答后，通过数据包的形式同时向每个CPU进行文件的发送；（2）如果其中一个CPU接收到的数据包的地址小于期望地址，则该CPU重置计时器，延迟向DMI中发送重新发送数据包的应答；所述期望地址为当前应接收的数据包的地址；（3）如果其中一个CPU接收到的数据包的地址大于期望地址，则当前CPU立即重新向DMI发送请求重新发送数据包的应答；（4）如果所有CPU接收到的数据包的地址等于期望地址，则所有CPU正常接收数据。DMI发出请求发送数据的应答，当CPU发出应答时，计时器开始计时，计时器计时结束后，CPU重新发送应答。DMI广播发送换装数据包的过程为：DMI接收所有CPU发出的应答，如果在设定时间内接收不到其中至少一个CPU发出的应答，则将该至少一个CPU剔除出当前选择换装的CPU，对其它CPU立即广播发送换装数据的操作；DMI预先设置发送状态表，发送状态表保存当前选择换装的所有CPU的请求信息；当DMI响应CPU发送的请求发送数据的应答或者请求重发数据的应答并广播发送换装数据完成后，清空发送状态表；等待接收到下一次选择换装的所有CPU的请求后，更新设置状态表。DMI在执行广播发送换装数据操作时，发送数据的偏移地址选择发送状态表中的最小偏移地址，发送数据的长度选择最小偏移地址对应的请求长度。DMI的CPU中需设置一个同步定时器，从收到本次广播过程的第一个CPU发出的应答时开始计时，若超过同步定时器设定的设定时间仍未收到全部冗余CPU的应答，则将当前未收到应答的CPU剔除发送集合，DMI立即执行数据的广播发送。应用所述方法的系统，包括Ⅰ系主机单元和Ⅱ系主机单元，每一系主机单元均包括两模主控系统，每一模主控系统均包括一个CPU；还包括与每模的CPU连接的DMI，DMI的CPU连接存储换装数据的IC卡。本专利技术的有益效果：本专利技术选择DMI收到所有模的请求时进行数据发送的方式，且优化了数据传输的过程，能够有效的提高换装的速率。附图说明图1为本专利技术选择的所有模的请求时进行数据发送的方式的交互图。具体实施方式下面结合附图和具体实施方式对本专利技术作进一步详细说明。本专利技术应用于多模换装，尤其应用于现有的具有2乘2取2形式的两系四模冗余方式的LKJ主机单元中，即包括Ⅰ系主机单元和Ⅱ系主机单元，每一系主机单元均包括两模主控系统，每一模主控系统均包括一个CPU；DMI与四模CPU连接，DMI的CPU连接IC卡读卡器，用于获取换装数据进行换装。主机单元的多模均向DMI请求发送换装数据，DMI的CPU调用IC卡中存储的换装数据发送给CPU进行换装。如图1所示，本专利技术DMI发送换装数据采用的方法是：接收到所有模请求后DMI一次性广播发送数据，此过程为了达到最优效率，尽量少发送重复数据，需要保持多模的同步，本专利技术用于解决多模同步问题，通过解决此问题，减少重复发送数据，提高数据换装的速率。本专利技术提供的LKJ数据换装速率优化方法，包括：一：主机单元的4模接收DMI发送的数据过程的优化：（1）如果其中一个CPU接收到DMI发送的数据包的地址小于期望地址，该期望地址为当前应接收的数据包的地址，例如当前接收的数据包的地址应为第三包的地址，结果仍旧为第二包数据包的地址，则说明其它CPU中有CPU接收数据错误，并向DMI发送请求重新发送数据的应答，当前正在进行数据的接收，即因为有CPU的请求重新发送数据的应答，使得DMI重新进行了第二包数据包的发送，此时，接收到数据包的地址小于期望地址的CPU重置内部的计时器，延迟向DMI中发送重发申请的应答；以等待其他CPU接收完上次未接收成功的数据，从而使得四模尽快恢复同步，这样所有模能够同步向DMI发送请求数据，DMI接收到所有模的请求后，开始广播发送数据。该步中，计时器设置在CPU中，该计时器设定向DMI发出请求重发数据包的应答的时间间隔，CPU每隔设定时间重新发送请求，直到接收到请求发送的数据；该设定时间通过计时器设定，当CPU发出请求时，计时器开始计时，计时器计时结束后未接收到数据，CPU重新发送请求，直到接收到数据，定时器重置，等待下一次重发请求。（2）如果其中一个CPU接收到的数据包的地址大于期望地址，说明网络上有丢包，则当前CPU立即重新向DMI发送请求重新发送数据的应答，其它CPU正常向DMI请求发送数据，而DMI接收到所有模的请求应答后，开始向所有CPU重新发送数据，所有CPU均接收数据；即DMI每次广播发送数据过程均为在接收到所有模的应答后发送；（3）如果所有CPU接收到的数据包的地址等于期望地址，则所有CPU正常接收数据。上述每个CPU向DMI发送请求时，均以应答信息的方式发送给DMI，DMI接收到应答信息后，根据应答信息中的内容进行数据的发送，且DMI发送广播后，每模的CPU接收后，均向DMI发出应答信息。二：为配合上述的过程，DMI接收到CPU发送的应答后，广播发送换装数据包的过程优化如下：DMI接收到CPU发送的应答后，广播发送换装数据包的过程为：（1）DMI向4个冗余CPU以广播方式发送数据，4个冗余CPU接收到广播后，向DMI发出应答信息，该应答信息即为冗余CPU向DMI发送的请求，DMI接收到全部四个CPU的请求后，通过数据包的形式进行文件的发送；即DMI需要接收到全部CPU的请求后，才进行信息的发送；（2）多模换装时，若其中某一模出错导致一直DMI收不到此模的应答信息，则将此模剔除出当前换装集合，继续进行其他模的换装。因此需要在DMI的CPU中需要增加一个同步定时器，从收到本次第一个模的应答信息开始计时，若超过超时时间（100ms，需小于200ms以在其他正常模超时前及时发送文件内容）仍未收全ACK，则将当前未收到ACK的模剔除发送集合，立即执行发送。即DMI接收所有CPU发出的应答信息，如果在设定时间内接收不到至少一个CPU发出的应答信息，则将该至少一个CPU剔除出当前选择换装的CPU，对其它CPU立即执行广播发送换装数据的操作。（3）DMI预先设置发送状态表，发送状态表保存当前选择换装的所有CPU的应答信息，即DMI广播数据后，根据接收到的CPU的应答判断当前选择换装的CPU都有哪些；当DMI响应CPU发送的请求发送数据的应答或者请求重发数据的应答并广播发送换装数据完成后，清空发送状态表；等待接收到下一次选择换装的所有CPU的应答信息后，更新设置状态表；CPU的请求信息至少包括信息标识、应答信息、申请地址、申请长度、偏移地址。信息标识表示源地址，即标签。DMI在执行广播发送换装数据操作时，发送数据的偏移地址本文档来自技高网...

【技术保护点】
1.一种LKJ数据换装速率优化方法，其特征在于，包括：（1）DMI向若干个冗余CPU发起广播，每个冗余CPU接收到广播后，向DMI发出应答，DMI接收到所有CPU的应答后，通过数据包的形式同时向所有CPU进行文件的发送；（2）如果其中一个CPU接收到的数据包的地址小于期望地址，则该CPU重置计时器，延迟向DMI中发送重新发送数据包的应答；所述期望地址为当前应接收的数据包的地址；（3）如果其中一个CPU接收到的数据包的地址大于期望地址，则当前CPU立即重新向DMI发送请求重新发送数据包的应答；（4）如果所有CPU接收到的数据包的地址等于期望地址，则所有CPU正常接收数据。

【技术特征摘要】
1.一种LKJ数据换装速率优化方法，其特征在于，包括：（1）DMI向若干个冗余CPU发起广播，每个冗余CPU接收到广播后，向DMI发出应答，DMI接收到所有CPU的应答后，通过数据包的形式同时向所有CPU进行文件的发送；（2）如果其中一个CPU接收到的数据包的地址小于期望地址，则该CPU重置计时器，延迟向DMI中发送重新发送数据包的应答；所述期望地址为当前应接收的数据包的地址；（3）如果其中一个CPU接收到的数据包的地址大于期望地址，则当前CPU立即重新向DMI发送请求重新发送数据包的应答；（4）如果所有CPU接收到的数据包的地址等于期望地址，则所有CPU正常接收数据。2.根据权利要求1所述的一种LKJ数据换装速率优化方法，其特征在于：所述（2）中，计时器设置在CPU中，该计时器设定的设定时间到时，向DMI发出请求发送数据的应答，当CPU发出应答时，计时器开始计时，计时器计时结束后，CPU重新发送应答。3.根据权利要求1所述的一种LKJ数据换装速率优化方法，其特征在于：DMI广播发送换装数据包的过程为：DMI接收所有CPU发出的应答，如果在设定时间内接收不到其中至少一个CPU发出的应答，则将该至少一个CPU...

【专利技术属性】
技术研发人员：张文华，徐景胜，赵霄，赵俊峰，张效，闫鑫，周文虎，
申请(专利权)人：河南思维自动化设备股份有限公司，
类型：发明
国别省市：河南,41