移位寄存器及其驱动方法、栅极驱动电路和显示装置制造方法及图纸

本公开提供一种移位寄存器及其驱动方法、一种栅极驱动电路和一种显示装置。所述移位寄存器可以包括输入电路、输出电路、复位电路、控制电路和下拉电路。所述控制电路被配置成响应于第一节点的电位，在第一控制信号端接收的第一控制信号和第二控制信号端接收的第二控制信号的控制下，将第一电源端接收的第一电源信号传输至第二节点和/或第三节点。

Shift Register and Its Driving Method, Gate Driving Circuit and Display Device

The present disclosure provides a shift register and its driving method, a gate driving circuit and a display device. The shift register may include an input circuit, an output circuit, a reset circuit, a control circuit and a pull-down circuit. The control circuit is configured to transmit the first power supply signal received by the first power supply terminal to the second node and/or the third node under the control of the first control signal received by the first control signal terminal and the second control signal received by the second control signal terminal in response to the potential of the first node.

【技术实现步骤摘要】
移位寄存器及其驱动方法、栅极驱动电路和显示装置
本公开涉及显示领域，尤其涉及一种移位寄存器及其驱动方法、一种栅极驱动电路和一种显示装置。
技术介绍
GOA（GateOnArray）是一种将栅极驱动电路集成于薄膜晶体管基板上的技术。每个GOA单元作为一个移位寄存器将扫描信号依次传递给下一GOA单元，逐行开启薄膜晶体管基板的开关，完成像素单元的数据信号输入。双VDD的直流GOA架构因其稳定的降噪能力，在现有GOA产品中得到了广泛的作用。
技术实现思路
根据本公开实施例，提供了一种移位寄存器。所述移位寄存器可以包括：输入电路，连接至信号输入端和第一节点，被配置成将所述信号输入端接收的输入信号传输至第一节点；输出电路，连接至第一信号输出端和时钟信号端，被配置成响应于第一节点的电位，将在时钟信号端接收的时钟信号传输至第一信号输出端；复位电路，连接至第一复位信号端、第一电源端和第一节点，被配置成在第一复位信号端接收的第一复位信号的控制下，将第一电源端的第一电源信号传输至第一节点；控制电路，连接至第一节点、第一电源端、第二电源端、第三电源端、第一控制信号端和第二控制信号端，被配置成响应于第一节点的电位，在第一控制信号端接收的第一控制信号和第二控制信号端接收的第二控制信号的控制下，将第一电源端接收的第一电源信号传输至第二节点和/或第三节点；以及下拉电路，连接至第二节点和第三节点，被配置成响应于第二节点和第三节点的电位，将第一电源端的第一电源信号传输至第一节点。在一个实施例中，第一控制信号端接收的第一控制信号是第三电源端接收的第三电源信号以及第二控制信号端接收的第二控制信号是第二电源端接收的第二电源信号。在一个实施例中，所述控制电路包括第五晶体管、第五对应晶体管、第六晶体管、第六对应晶体管、第九晶体管和第十晶体管；第五晶体管的控制极连接至第二电源端，第一极连接至第二电源端，第二极连接至第二节点；第五对应晶体管的控制极连接至第三电源端，第一极连接至第三电源端，第二极连接至第三节点；第六晶体管的控制极连接至第一节点，第一极连接至第二节点，第二极连接至第一电源端；第六对应晶体管的控制极连接至第一节点，第一极连接至第三节点，第二极连接至第一电源端；第九晶体管的控制极连接至第一控制信号端，第一极连接至第二节点，第二极连接至第一电源端；以及第十晶体管的控制极连接至第二控制信号端，第一极连接至第三节点，第二极连接至第一电源端。在一个实施例中，所述控制电路包括第五晶体管、第五对应晶体管、第六晶体管、第六对应晶体管、第九晶体管、第十晶体管、第十一晶体管、第十一对应晶体管、第十二晶体管和第十二对应晶体管；第五晶体管的控制极连接至第二电源端，第一极连接至第二电源端，第二极连接至第六晶体管的第一极；第五对应晶体管的控制极连接至第三电源端，第一极连接至第三电源端，第二极连接至第六对应晶体管的第一极；第六晶体管的控制极连接至第一节点，第一极连接至第五晶体管的第二极，第二极连接至第一电源端；第六对应晶体管的控制极连接至第一节点，第一极连接至第五对应晶体管的第二极，第二极连接至第一电源端；第九晶体管的控制极连接至第一控制信号端，第一极连接至第二节点，第二极连接至第一电源端；第十晶体管的控制极连接至第二控制信号端，第一极连接至第三节点，第二极连接至第一电源端；第十一晶体管的控制极连接至第五晶体管的第二极，第一极连接至第二电源端，第二极连接至第二节点；第十一对应晶体管的控制极连接至第五对应晶体管的第二极，第一极连接至第三电源端，第二极连接至第三节点；第十二晶体管的控制极连接至第一节点，第一极连接至第二节点，第二极连接至第一电源端；以及第十二对应晶体管的控制极连接至第一节点，第一极连接至第三节点，第二极连接至第一电源端。在一个实施例中，所述下拉电路包括第七晶体管、第七对应晶体管、第八晶体管和第八对应晶体管；第七晶体管的控制极连接至第二节点，第一极连接至第一节点，第二极连接至第一电源端；第七对应晶体管的控制极连接至第三节点，第一极连接至第一节点，第二极连接至第一电源端；第八晶体管的控制极连接至第二节点，第一极连接至第一信号输出端，第二极连接至第一电源端；以及第八对应晶体管的控制极连接至第三节点，第一极连接至第一信号输出端，第二极连接至第一电源端。在一个实施例中，所述下拉电路包括第七晶体管、第七对应晶体管、第八晶体管、第八对应晶体管、第十六晶体管、第十六对应晶体管；第七晶体管的控制极连接至第二节点，第一极连接至第一节点，第二极连接至第一电源端；第七对应晶体管的控制极连接至第三节点，第一极连接至第一节点，第二极连接至第一电源端；第八晶体管的控制极连接至第二节点，第一极连接至第一信号输出端，第二极连接至第一电源端；第八对应晶体管的控制极连接至第三节点，第一极连接至第一信号输出端，第二极连接至第一电源端；第十六晶体管的控制极连接至第二节点，第一极连接至第二信号输出端，第二极连接至第一电源端；以及第十六对应晶体管的控制极连接至第三节点，第一极连接至第二信号输出端，第二极连接至第一电源端。在一个实施例中，所述复位电路包括第二晶体管和第四晶体管；第二晶体管的控制极连接至第一复位信号端，第一极连接至第一节点，第二极连接至第一电源端；以及第四晶体管的控制极连接至第一复位信号端，第一极连接至第一信号输出端，第二极连接至第一电源端。在一个实施例中，所述复位电路包括第二晶体管，以及第二晶体管的控制极连接至第一复位信号端，第一极连接至第一节点，第二极连接至第一电源端。在一个实施例中，所述复位电路包括第二晶体管、第十三晶体管和第十四晶体管；第二晶体管的控制极连接至第一复位信号端，第一极连接至第一节点，第二极连接至第一电源端；第十三晶体管的控制极连接至第二复位信号端，第一极连接至第一节点，第二极连接至第一电源端；以及第十四晶体管的控制极连接至第二复位信号端，第一极连接至第一信号输出端，第二极连接至第一电源端。在一个实施例中，所述复位电路包括第二晶体管和第十三晶体管；第二晶体管的控制极连接至第一复位信号端，第一极连接至第一节点，第二极连接至第一电源端；以及第十三晶体管的控制极连接至第二复位信号端，第一极连接至第一节点，第二极连接至第一电源端。在一个实施例中，所述输入电路包括第一晶体管，以及第一晶体管的控制极连接至信号输入端，第一极连接至信号输入端，第二极连接至第一节点。在一个实施例中，所述输出电路包括第三晶体管和电容，第三晶体管的控制极连接至第一节点，第一极连接至时钟信号端，第二极连接至第一信号输出端；以及电容的第一端连接至第一节点，第二端连接至第一信号输出端。在一个实施例中，所述输出电路包括第三晶体管、第十五晶体管和电容，第三晶体管的控制极连接至第一节点，第一极连接至时钟信号端，第二极连接至第一信号输出端；第十五晶体管的控制极连接至第一节点，第一极连接至时钟信号端，第二极连接至第二信号输出端；以及电容的第一端连接至第一节点，第二端连接至第一信号输出端。根据本公开的另一个方面，提供了一种栅极驱动电路。所述栅极驱动电路可以包括级联的多个如前所述的移位寄存器。根据本公开的又一个方面，提供了一种显示装置。所述显示装置可以包括根据如前所述的栅极驱动电路。根据本公开的再一个方面，提供了一种本文档来自技高网...

【技术保护点】
1.一种移位寄存器，包括：输入电路，连接至信号输入端和第一节点，被配置成将所述信号输入端接收的输入信号传输至第一节点；输出电路，连接至第一信号输出端和时钟信号端，被配置成响应于所述第一节点的电位，将在所述时钟信号端接收的时钟信号传输至所述第一信号输出端；复位电路，连接至第一复位信号端、第一电源端和所述第一节点，被配置成在所述第一复位信号端接收的第一复位信号的控制下，将所述第一电源端的第一电源信号传输至所述第一节点；控制电路，连接至第一节点、第一电源端、第二电源端、第三电源端、第一控制信号端和第二控制信号端，被配置成响应于第一节点的电位，在第一控制信号端接收的第一控制信号和第二控制信号端接收的第二控制信号的控制下，将第一电源端接收的第一电源信号传输至第二节点和/或第三节点；以及下拉电路，连接至第二节点和第三节点，被配置成响应于第二节点和第三节点的电位，将第一电源端的第一电源信号传输至第一节点。

【技术特征摘要】
1.一种移位寄存器，包括：输入电路，连接至信号输入端和第一节点，被配置成将所述信号输入端接收的输入信号传输至第一节点；输出电路，连接至第一信号输出端和时钟信号端，被配置成响应于所述第一节点的电位，将在所述时钟信号端接收的时钟信号传输至所述第一信号输出端；复位电路，连接至第一复位信号端、第一电源端和所述第一节点，被配置成在所述第一复位信号端接收的第一复位信号的控制下，将所述第一电源端的第一电源信号传输至所述第一节点；控制电路，连接至第一节点、第一电源端、第二电源端、第三电源端、第一控制信号端和第二控制信号端，被配置成响应于第一节点的电位，在第一控制信号端接收的第一控制信号和第二控制信号端接收的第二控制信号的控制下，将第一电源端接收的第一电源信号传输至第二节点和/或第三节点；以及下拉电路，连接至第二节点和第三节点，被配置成响应于第二节点和第三节点的电位，将第一电源端的第一电源信号传输至第一节点。2.根据权利要求1所述的移位寄存器，其中，第一控制信号端接收的第一控制信号是第三电源端接收的第三电源信号以及第二控制信号端接收的第二控制信号是第二电源端接收的第二电源信号；或者第一控制信号端接收的第一控制信号和第二控制信号端接收的第二控制信号均是第三复位信号。3.根据权利要求1或2所述的移位寄存器，其中，所述控制电路包括第五晶体管、第五对应晶体管、第六晶体管、第六对应晶体管、第九晶体管和第十晶体管；第五晶体管的控制极连接至第二电源端，第一极连接至第二电源端，第二极连接至第二节点；第五对应晶体管的控制极连接至第三电源端，第一极连接至第三电源端，第二极连接至第三节点；第六晶体管的控制极连接至第一节点，第一极连接至第二节点，第二极连接至第一电源端；第六对应晶体管的控制极连接至第一节点，第一极连接至第三节点，第二极连接至第一电源端；第九晶体管的控制极连接至第一控制信号端，第一极连接至第二节点，第二极连接至第一电源端；以及第十晶体管的控制极连接至第二控制信号端，第一极连接至第三节点，第二极连接至第一电源端。4.根据权利要求1或2所述的移位寄存器，其中，所述控制电路包括第五晶体管、第五对应晶体管、第六晶体管、第六对应晶体管、第九晶体管、第十晶体管、第十一晶体管、第十一对应晶体管、第十二晶体管和第十二对应晶体管；第五晶体管的控制极连接至第二电源端，第一极连接至第二电源端，第二极连接至第六晶体管的第一极；第五对应晶体管的控制极连接至第三电源端，第一极连接至第三电源端，第二极连接至第六对应晶体管的第一极；第六晶体管的控制极连接至第一节点，第一极连接至第五晶体管的第二极，第二极连接至第一电源端；第六对应晶体管的控制极连接至第一节点，第一极连接至第五对应晶体管的第二极，第二极连接至第一电源端；第九晶体管的控制极连接至第一控制信号端，第一极连接至第二节点，第二极连接至第一电源端；第十晶体管的控制极连接至第二控制信号端，第一极连接至第三节点，第二极连接至第一电源端；第十一晶体管的控制极连接至第五晶体管的第二极，第一极连接至第二电源端，第二极连接至第二节点；第十一对应晶体管的控制极连接至第五对应晶体管的第二极，第一极连接至第三电源端，第二极连接至第三节点；第十二晶体管的控制极连接至第一节点，第一极连接至第二节点，第二极连接至第一电源端；以及第十二对应晶体管的控制极连接至第一节点，第一极连接至第三节点，第二极连接至第一电源端。5.根据权利要求1或2所述的移位寄存器，其中，所述下拉电路包括第七晶体管、第七对应晶体管、第八晶体管和第八对应晶体管；第七晶体管的控制极连接至第二节点，第一极连接至第一节点，第二极连接至第一电源端；第七对应晶体管的控制极连接至第三节点，第一极连接至第一节点，第二极连接至第一电源端；第八晶体管的控制极连接至第二节点，第一极连接至第一信号输出端，第二极连接至第一电源端；以及第八对应晶体管的控制极连接至第三节点，第一极连接至第一信号输出端，第二极连接至第一电源...

【专利技术属性】
技术研发人员：谢勇贤，王慧，吕凤珍，张然，罗慈龙，杨瑞英，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34