FINFET器件、半导体器件及其形成方法技术

提供了FinFET器件及其形成方法。方法包括形成在隔离区域上方延伸的鳍。在鳍上方形成牺牲栅极。第一介电材料选择性地沉积在牺牲栅极的侧壁上以在牺牲栅极的侧壁上形成间隔件。使用牺牲栅极和间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中形成外延源极/漏极区。本发明专利技术的实施例还提供了半导体器件的形成方法。

FINFET Devices, Semiconductor Devices and Their Formation Method

FinFET devices and their formation methods are provided. The method includes fins formed above the isolation area and extended. A sacrificial gate is formed above the fin. The first dielectric material is selectively deposited on the side wall of the sacrificial gate to form a spacer on the side wall of the sacrificial gate. Sacrifice grids and spacers are used as combined masks to patternize fins to form grooves in the fins. The epitaxial source/drain region is formed in the groove. The embodiment of the present invention also provides a method for forming a semiconductor device.

【技术实现步骤摘要】
FINFET器件、半导体器件及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及FINFET器件、半导体器件及其形成方法。
技术介绍
半导体器件用于各种电子应用中，例如，诸如个人计算机、手机、数码相机和其他电子设备。通常通过以下步骤来制造半导体器件：在半导体衬底上方顺序地沉积绝缘层或介电层、导电层和半导体材料层，并且使用光刻将各种材料层进行图案化以形成电路组件和位于电路组件上的元件。半导体工业继续通过持续减少最小特征尺寸来提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多组件集成到给定区域中。但是，随着最小特征尺寸的减小，出现应该解决的其他问题。
技术实现思路
根据本专利技术的一方面，提供了一种用于形成半导体器件的方法，包括：形成在隔离区域上方延伸的鳍；在所述鳍上方形成牺牲栅极；在所述牺牲栅极的侧壁上选择性地沉积第一介电材料，以在所述牺牲栅极的侧壁上形成间隔件，其中，所述第一介电材料不沉积在所述牺牲栅极的顶面上方；使用所述牺牲栅极和所述间隔件作为组合掩模来图案化所述鳍，以在所述鳍中形成凹槽；以及在所述凹槽中形成外延源极/漏极区。根据本专利技术的另一方面，提供了一种用于形成半导体器件的方法，包括：使得隔离区域凹陷以暴露半导体鳍的侧壁；在所述半导体鳍上方形成栅电极层；在所述栅电极层上方形成图案化掩模；去除由所述图案化掩模暴露的所述栅电极层的部分，以在所述半导体鳍上方形成牺牲栅极；对所述图案化掩模实施氟化工艺以形成氟化图案化掩模；在所述牺牲栅极的侧壁上选择性地沉积第一介电材料，以在所述牺牲栅极的侧壁上形成间隔件；使用所述氟化图案化掩模、所述牺牲栅极和所述间隔件作为组合掩模来蚀刻所述半导体鳍，以在所述半导体鳍中形成凹槽；以及在所述凹槽中沉积半导体材料。根据本专利技术的又一方面，提供了一种用于形成半导体器件的方法，包括：蚀刻隔离区域以暴露半导体鳍的侧壁；在所述半导体鳍的侧壁和顶面上形成第一氧化物材料；在所述第一氧化物材料上方形成导电材料；在所述导电材料上方形成第二氧化物材料；蚀刻所述第二氧化物材料以形成图案化第二氧化物材料；使用所述图案化第二氧化物材料作为掩模来蚀刻所述导电材料，以在所述半导体鳍上方形成牺牲栅极；在所述图案化第二氧化物材料的侧壁和顶面上、以及所述第一氧化物材料的暴露部分上方形成第一介电材料；对所述图案化第二氧化物材料和所述第一氧化物材料的暴露部分实施氟化工艺，所述氟化工艺形成氟化图案化第二氧化物材料；去除所述第一介电材料；在所述牺牲栅极的侧壁上选择性地沉积第二介电材料；使用所述氟化图案化第二氧化物材料、所述牺牲栅极和所述第二介电材料作为组合掩模来蚀刻所述半导体鳍，以在所述半导体鳍中形成凹槽；以及在所述凹槽中外延生长半导体材料。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据一些实施例的鳍式场效应晶体管(“FinFET”)器件的立体图。图2A至图5A是根据一些实施例的制造FinFET器件的中间阶段的截面图。图6A和图6B是根据一些实施例的制造FinFET器件的中间阶段的截面图。图7A、图7B和图7C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图8A、图8B和图8C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图9A、图9B和图9C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图10A、图10B和图10C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图11A、图11B和图11C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图12A、图12B和图12C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图13A、图13B和图13C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图14A、图14B和图14C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图15A、图15B和图15C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图16A、图16B和图16C是根据一些实施例的制造FinFET器件的中间阶段的截面图。图17A、图17B和图17C是根据一些实施例的FinFET器件的截面图。图18A、图18B和图18C是根据一些实施例的FinFET器件的截面图。图19A、图19B和图19C是根据一些实施例的FinFET器件的截面图。图20A、图20B和图20C是根据一些实施例的FinFET器件的截面图。图21A、图21B和图21C是根据一些实施例的FinFET器件的截面图。图22A、图22B和图22C是根据一些实施例的FinFET器件的截面图。图23是示出根据一些实施例的形成FinFET器件的方法的流程图。具体实施方式以下公开内容提供了用于实现本专利技术的不同特征的许多不同实施例或实例。下面描述了组件和布置的特定实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，在本文中可以使用诸如“在...之下”、“在...下面”、“下部”、“在...之上”、“上部”等的空间相对术语来描述如图中所示的一个元件或部件与另一个(另一些)元件或部件的关系。除了图中所示的取向之外，空间相对术语旨在包含在使用或操作中的器件的不同取向。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在本文中使用的空间相对描述符同样可以作出相应地解释。将参考具体上下文来描述实施例，即，FinFET器件及其形成方法。在使用后栅极工艺形成的FinFET器件的上下文中讨论了本文呈现的各种实施例。在其他实施例中，可以使用先栅极工艺。而且，一些实施例考虑了平面型器件(例如，平面型FET器件)中使用的各个方面。本文讨论的各种实施例允许在栅极的侧壁上选择性地形成栅极间隔件，形成用于外延源极/漏极区的明确限定的成核区域，形成均匀的外延源极/漏极区，扩大工艺窗口，精确的工艺控制和容易的工艺整合。图1以三维视图示出了鳍式场效应晶体管(FinFET)10的实例。FinFET10包括衬底12上的鳍16。衬底12包括隔离区14，并且鳍16在相邻隔离区14之上以及从相邻隔离区之间凸出。栅极电介质18沿着鳍16的侧壁并且位于鳍16的顶面上方，并且栅电极20位于栅极电介质18上方。源极/漏极区22和24相对于栅极电介质18和栅电极20设置在鳍16的相对侧中。提供图1中所示的FinFET10仅用于说明的目的，并不意味着限制本专利技术的范围。因此，许多变化是可能的，例如外延源极/漏极区、多个鳍、多层鳍等。图2A至图22A至图22C是根据一些实施例的制造FinFET器件的中间阶段的截面图。在图2A至图22A-图22C中，除了多个本文档来自技高网...

【技术保护点】
1.一种用于形成半导体器件的方法，包括：形成在隔离区域上方延伸的鳍；在所述鳍上方形成牺牲栅极；在所述牺牲栅极的侧壁上选择性地沉积第一介电材料，以在所述牺牲栅极的侧壁上形成间隔件，其中，所述第一介电材料不沉积在所述牺牲栅极的顶面上方；使用所述牺牲栅极和所述间隔件作为组合掩模来图案化所述鳍，以在所述鳍中形成凹槽；以及在所述凹槽中形成外延源极/漏极区。

【技术特征摘要】
2017.09.29 US 62/565,794;2018.02.28 US 15/907,6331.一种用于形成半导体器件的方法，包括：形成在隔离区域上方延伸的鳍；在所述鳍上方形成牺牲栅极；在所述牺牲栅极的侧壁上选择性地沉积第一介电材料，以在所述牺牲栅极的侧壁上形成间隔件，其中，所述第一介电材料不沉积在所述牺牲栅极的顶面上方；使用所述牺牲栅极和所述间隔件作为组合掩模来图案化所述鳍，以在所述鳍中形成凹槽；以及在所述凹槽中形成外延源极/漏极区。2.根据权利要求1所述的用于形成半导体器件的方法，其中，在所述鳍上方形成所述牺牲栅极包括：在所述鳍上方形成栅电极层；在所述栅电极层上方形成图案化掩模；以及将所述图案化掩模的图案转印至所述栅电极层。3.根据权利要求2所述的用于形成半导体器件的方法，还包括：在所述牺牲栅极的侧壁上选择性地沉积所述第一介电材料之前，对所述图案化掩模实施氟化工艺。4.根据权利要求3所述的用于形成半导体器件的方法，还包括：在对所述图案化掩模实施所述氟化工艺之前，在所述图案化掩模的侧壁和顶面上形成第二介电材料。5.根据权利要求4所述的用于形成半导体器件的方法，还包括：在对所述图案化掩模实施所述氟化工艺之后，去除所述第二介电材料。6.根据权利要求4所述的用于形成半导体器件的方法，其中，在所述图案化掩模的侧壁和顶面上形成所述第二介电材料还包括在所述牺牲栅极的侧壁上形成所述第二介电材料。7.根据权利要求4所述的用于形成半导体器件的方法，其中，在所述图案化掩模的侧壁和顶面上形成所述第二介电材料包括选择性地将所述第二介电材料沉积在所...

【专利技术属性】
技术研发人员：柯忠廷，卢柏全，李志鸿，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71