半导体结构的形成方法技术

本公开实施例描述形成p型完全应变沟道或n型完全应变沟道的例示性方法，其可减少因工艺造成沟道区中的外延成长缺陷或结构变形。例示性方法可包含(i)搭配三氟化氮与氨的等离子体的两个或多个表面预清洁处理循环，之后进行热处理；(ii)预烘烤；以及(iii)搭配硅籽晶层、硅锗籽晶层、或上述的组合外延成长硅锗。

Formation of Semiconductor Structures

The embodiment of the present disclosure describes an illustrative method for forming a p-type or n-type complete strain channel, which can reduce epitaxial growth defects or structural deformation in the channel area caused by the process. An illustrative method may include (i) two or more surface cleaning cycles with nitrogen trifluoride and ammonia plasma followed by heat treatment; (i i) prebaking; and (i I i) epitaxy growth of silicon and germanium with silicon seed layer, silicon germanium seed layer, or the above combination.

【技术实现步骤摘要】
半导体结构的形成方法
本公开实施例涉及半导体装置，更具体涉及完全应变沟道与其形成方法。
技术介绍
互补金属氧化物半导体装置中的完全应变沟道，可改善载子移动率并降低装置的沟道电阻。此外，具有缩小沟道长度的互补金属氧化物半导体装置，可因载子移动率改善而保留应变诱发的增大驱动电流。
技术实现思路
本公开一实施例提供的半导体结构的形成方法，包括：提供掺杂区于基板的顶部上；成长第一外延层于掺杂区上；形成凹陷于第一外延层中，且凹陷对准掺杂区，其中形成凹陷的步骤包括部分蚀刻第一外延层；进行一或多道的表面预清洁处理循环，其中每一表面预清洁处理循环包括：暴露凹陷至等离子体；以及进行回火；以及形成第二外延层于凹陷中，其中形成第二外延层的步骤包括：在第一温度下进行预烘烤；在第二温度下形成籽晶层于凹陷中；以及在第三温度下形成第二外延层于籽晶层上，以填满凹陷。附图说明图1是一些实施例中，在鳍状物上形成完全应变沟道区的例示性方法其流程图。图2是一些实施例中，具有氧化物层成长其上的基板剖视图。图3是一些实施例中，光致抗蚀剂层中的开口对准n型区的剖视图。图4是一些实施例中，硅外延层形成于基板的p型区与n型区上的剖视图。图5是一些实施例中，在蚀刻工艺后形成凹陷于硅外延层中的剖视图。图6是一些实施例中，在表面预清洁处理步骤之后，硅外延层中的凹陷其剖视图。图7是一些实施例中，成长于硅外延层中的凹陷中的硅锗外延层其剖视图。图8是一些实施例中，在化学机械平坦化步骤以及沉积硅层、氧化物层、与氮化物层之后，成长于硅外延层中的凹陷中的硅锗外延层其剖视图。图9是一些实施例中，具有硅锗外延层与硅外延层形成其上的鳍状物其剖视图。图10是一些实施例中，在沉积介电层于鳍状物之间后，具有硅锗外延层与硅外延层的鳍状物其剖视图。图11是一些实施例中，在使鳍状物之间的介电层凹陷后，具有硅锗外延层与硅外延层的鳍状物其剖视图。附图标记说明：H、530高度W、520宽度100方法110、120、130、140、150、160步骤200基板210、820氧化物层300光致抗蚀剂层310开口320n型区400p型区410、510硅外延层420盖层500凹陷540区域700硅锗外延层800堆叠810硅层830氮化物层900、910鳍状物920氮化物衬垫1000介电层具体实施方式下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的例子是用以简化本公开而非局限本公开。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者之间隔有其他额外结构而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。场效晶体管指的是金属氧化物半导体场效晶体管。金属氧化物半导体场效晶体管可为建立在基板如半导体晶片的平坦表面之中或之上的平面结构。金属氧化物半导体场效晶体管亦可为三维垂直取向结构，其可具有称作鳍状物的半导体材料。用语「鳍状场效晶体管」指的是形成于半导体如硅的鳍状物上的场效晶体管，且鳍状物相对于晶片的平面表面为垂直取向。用语“外延层”指的是结晶材料的层状物或结构。同样地，用语“外延成长”指的是成长结晶材料的层状物或结构的工艺。外延成长的材料可掺杂或未掺杂。此处所述的用语“名义上的”，指的是在产品或工艺的设计阶段时，用于构件或工艺的特性或参数的期望值或目标值，以及高于及/或低于期望值的范围。数值范围通常来自于工艺中的微小变数或容忍度。除非特别定义，此处所述的技术或科学用语将与本领域技术人员通常理解的意义相同。互补式金属氧化物半导体装置中的完全应变沟道，可改善载子移动率并降低装置的沟道电阻。此外，改善载子移动率可增加应变诱导的驱动电流，仍可维持于沟道长度缩小的互补式金属氧化物半导体装置中。用于p型场效晶体管与n型场效晶体管中的应变沟道材料可不同。举例来说(但不限于下述例子)，完全应变的硅/掺杂碳的硅沟道可增加n型场效晶体管中的电子移动率，而完全应变的硅锗沟道可增加p型场效晶体管中的空穴移动率。完全应变外延沟道，可由硅鳍状物的顶部上的外延层形成。完全应变沟道的形成工艺需要多道光刻、蚀刻、预处理、回火、及成长步骤。一些步骤可能具有挑战性并导致不想要的效应，比如因外延成长层中存在的应力而产生的沟道区变形(如非垂直的侧壁)与外延成长缺陷(如堆叠错误)。这些不想要的效应会抵消全应变沟道的改良移对率。与n型全应变沟道(可采用硅、掺杂碳的硅、或上述的组合)相较，p型全应变沟道的硅对硅锗的晶格不匹配较大而更易产生缺陷。此处所述的实施例关于p型全应变沟道的例示性制作方法，其可缓解因工艺造成的沟道区结构变形或外延成长缺陷。在一些实施例中，例示性工艺可包含(i)两次或多次搭配三氟化氮与氨等离子体的表面预清洁处理循环，接着进行热处理；(ii)预烘烤(回火)；以及(iii)搭配硅籽晶层、硅锗籽晶层、掺杂碳的硅籽晶层、或上述的组合外延成长硅锗。上述例示性方法亦可用以形成n型全应变沟道，其中步骤(iii)可置换为搭配硅籽晶层外延成长掺杂碳的硅。图1是例示性方法100的流程图。方法100可形成p型的完全应变的硅锗沟道区于鳍状物的顶部上，且一晶体管可具有此沟道区。在一些实施例中，例示性的方法100可提供硅锗沟道区，其实质上不具有结构变形与外延成长缺陷如堆叠错误。在例示性方法100的多种步骤之间可进行其他步骤，但为简化而省略其他步骤的说明。例示性方法100不限于下述步骤，而可包含额外步骤。举例来说，例示性方法100描述为形成p型全应变沟道于硅鳍状物的顶部中。依据下述说明，p型全应变沟道亦可形成于平面晶体管中。平面晶体管亦属本公开精神与范畴。此外如上所述，例示性方法100可用以形成n型全应变沟道。例示性方法100的步骤110形成n型区于基板的顶部中。举例来说(但不限于下述例子)，n型区的形成方法如下述。如图2所示，沉积氧化物层210于基板200上。在一些实施例中，基板200可为基体半导体晶片或绝缘层上半导体晶片。此外，基板200的组成可为硅或另一半导体元素如锗；半导体化合物如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟；半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟；或上述的组合。举例来说，例示性方法100中的基板200可为硅(比如单晶)。依据上述内容，基板200亦可采用其他材料。这些材料属于本公开精神与范畴。在一些实施例中，氧化物层210的厚度可介于约至约之间(比如至)。在一些实施例中，氧化物层210为氧化硅层。在一些实施例中，氧化物层210可保护基板200的上表面免于污染，避免离子注入对基板200的多余损伤，以及控制离子注入步骤时的掺质深度。接着可沉积光致抗蚀剂层300于氧化物层210上，如图3所示。在一些实施例中，可图案化光致抗蚀剂层300以形成开口310于部分的氧化物层210本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，包括：提供一掺杂区于一基板的顶部上；成长一第一外延层于该掺杂区上；形成一凹陷于该第一外延层中，且该凹陷对准该掺杂区，其中形成该凹陷的步骤包括部分蚀刻该第一外延层；进行一或多道的表面预清洁处理循环，其中每一表面预清洁处理循环包括：暴露该凹陷至一等离子体；以及进行一回火；以及形成一第二外延层于该凹陷中，其中形成该第二外延层的步骤包括：在一第一温度下进行预烘烤；在一第二温度下形成一籽晶层于该凹陷中；以及在一第三温度下形成该第二外延层于该籽晶层上，以填满该凹陷。

【技术特征摘要】
2017.09.28 US 15/719,0461.一种半导体结构的形成方法，包括：提供一掺杂区于一基板的顶部上；成长一第一外延层于该掺杂区上；形成一凹陷于该第一外延层中，且该凹陷对准该掺杂区，其中形成该凹陷的步骤包括部分蚀刻该第一外延层；进行...

【专利技术属性】
技术研发人员：沙哈吉·B·摩尔，李承翰，潘正扬，王俊杰，张世杰，杨怀德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71