一种基于延迟锁相环的时间数字转换器制造技术

本发明专利技术涉及一种基于延迟锁相环的时间数字转换器，包括：延迟锁相环，用于接收参考时钟信号，将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收参考时钟信号，对参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收等间隔同频时钟簇信号、start信号和stop信号，以等间隔同频时钟簇信号为基准对start信号和stop信号进行量化，输出分数时间数据。本发明专利技术实施例的时间数字转换器提高了测量的准确性和稳定性，提高了TDC的抗干扰能力，简化了译码电路的复杂程度，减小了TDC的功耗面积。

【技术实现步骤摘要】
一种基于延迟锁相环的时间数字转换器
本专利技术属于激光雷达光信号接收机系统
，具体涉及一种基于延迟锁相环的时间数字转换器。
技术介绍
1960年，世界第一台激光器问世，在1961年激光便首先被用于测距系统。由于激光具有高准直性、高单色性、高功率密度和高相干性等一系列优良的光学性能，各种应用于不同场景、不同范围的测距技术不断地推陈出新。从小至接近激光波长的微米级范围、厘米级的物体形状和数公里到数十公里的目标物距离，大到地球与卫星甚至月球之间的距离，都可以利用激光来精确测量。而且随着科技的发展，激光雷达的应用范围越来越广泛，譬如汽车或航天器的导航与防撞、三维空间概貌扫描、气象侦测、地质检测等等。根据目前公开的报道，无人驾驶汽车的各主要研究机构如谷歌、福特、百度等均采用扫描式激光雷达来收集数据；汽车高速行驶时，通过激光雷达实时扫描两车之间的距离和相对速度，为行车系统提供障碍物信息，可以降低事故发生的概率。激光雷达利用激光发射器发出激光照射在被探测的物体上，由目标物反射回的激光回波被工作在线性模式的雪崩光电二极管接收并转换为电流信号，再由前端模拟接收器将雪崩光电二极管产生的脉冲电流线性地转换为电压信号，然后利用时间数字转化电路得出脉冲的飞行时间信息。脉冲的飞行时间信息本质上表达的就是被探测物体与激光雷达之间的实际距离。因而时间数字转换器的性能直接决定了激光雷达测距的准确性。目前的脉冲波激光雷达已经由最初的单通道探测(请参见图1)，发展为多线列扫描式探测，甚至大面阵探测，这使得时间数字转化电路同样需要面阵化，如果运用传统的时间数字转换方法，不但准确性较差，同时大面积集成具有很高的功耗，远远不能满足车载激光雷达的实际应用。
技术实现思路
为了解决现有技术中存在的上述问题，本专利技术提供了一种基于延迟锁相环的时间数字转换器。本专利技术要解决的技术问题通过以下技术方案实现：本专利技术实施例提供了一种基于延迟锁相环的时间数字转换器，包括：延迟锁相环，用于接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收所述参考时钟信号，对所述参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收所述等间隔同频时钟簇信号、start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据。在本专利技术的一个实施例中，还包括：译码器，连接所述整数时间检测阵列和所述分数时间检测阵列，用于将地址信号进行译码，输出地址码；整合补偿处理模块，连接所述译码器、所述整数时间检测阵列和所述分数时间检测阵列，用于对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。在本专利技术的一个实施例中，所述整数时间检测阵列包括计数器和寄存器，其中，所述计数器，用于当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，输出所述整数时间数据；所述寄存器，连接所述计数器，用于缓存所述整数时间数据。在本专利技术的一个实施例中，所述寄存器还连接所述译码器和所述整合补偿处理模块，用于根据所述地址码输出所述整数时间数据至所述整合补偿处理模块。在本专利技术的一个实施例中，所述分数时间检测阵列包括start分数测量阵列和stop分数测量阵列，其中，所述start分数测量阵列连接所述延迟锁相环和所述整合补偿处理模块，用于以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，输出第一分数时间数据；所述stop分数测量阵列连接所述延迟锁相环和所述整合补偿处理模块，用于以所述等间隔同频时钟簇信号为基准对所述stop信号进行量化，输出第二分数时间数据。在本专利技术的一个实施例中，所述stop分数测量阵列还连接所述译码器，用于根据所述地址码输出所述第二分数时间数据至所述整合补偿处理模块。在本专利技术的一个实施例中，所述译码器用于当接收到所述stop信号量化完成信号时，对所述地址信号进行译码。本专利技术的另一个实施例提供的一种基于延迟锁相环的时间数字转换方法，包括步骤：接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；对所述参考时钟信号进行计数，输出整数时间数据；接收start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据；当接收到所述stop信号量化完成信号时，将地址信号进行译码，输出地址码；对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。在本专利技术的一个实施例中，对所述参考时钟信号进行计数，输出整数时间数据，包括：当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，根据所述地址码输出所述整数时间数据。在本专利技术的一个实施例中，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据，包括：以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，输出第一分数时间数据；以所述等间隔同频时钟簇信号为基准对所述stop信号进行量化，根据所述地址码输出所述第二分数时间数据。与现有技术相比，本专利技术的有益效果：1、本专利技术采用整数时间检测阵列和分数时间检测阵列对延迟锁相环(Delay-LockedLoop，简称DLL)产生的多相位时钟进行多通道测量，极大的提高了测量的准确性和稳定性，提高了时间数字转换器(TDC)的抗干扰能力，并且整数时间检测阵列和分数时间检测阵列的测量输出为独热码的方式，简化了译码电路的复杂程度，减小了整体TDC的功耗面积，在面阵式探测激光雷达领域的应用前景广阔。2、本专利技术的延迟锁相环具有低抖动、低相位噪声以及反馈稳定性等优点，使其具有良好鲁棒性，从而能够产生稳定的延迟，解决了TDC中因制造工艺、电源电压和环境温度变化引起的时钟延迟变化问题；并且DLL经过延时、负载匹配和面积功耗优化，可以以很小的面积功耗提供稳定的多相位时钟信号。附图说明图1为现有技术提供的单通道探测数字时钟转换器的波形示意图；图2为本专利技术实施例提供的一种基于延迟锁相环的数字时间转换器的模块示意图；图3为本专利技术实施例提供的一种延迟锁相环的模块示意图；图4为本专利技术实施例提供的一种基于延迟锁相环的数字时间转换器的结构示意图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。实施例一请参见图2，图2为本专利技术实施例提供的一种基于延迟锁相环的数字时间转换器的模块示意图，包括：延迟锁相环100和TDC测量部分，其中，延迟锁相环100接收参考时钟信号，并将参考时钟信号进行延迟生成等间隔同频时钟簇信号，输出参考时钟信号和等间隔同频时钟簇信号；进一步的，请参见图3，图3为本专利技术实施例提供的一种延迟锁相环的模块示意图，延迟锁相环100由鉴相器101、电荷泵102、滤波器103和延迟链104组成；鉴相器100接收参考时钟信号和延迟时钟信号(例如，延迟时钟信号为延迟一个时钟周期)，将参考时钟信号和延迟时本文档来自技高网...

【技术保护点】
1.一种基于延迟锁相环的时间数字转换器，其特征在于，包括：延迟锁相环，用于接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收所述参考时钟信号、start信号和stop信号，对所述参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收所述等间隔同频时钟簇信号、start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据。

【技术特征摘要】
1.一种基于延迟锁相环的时间数字转换器，其特征在于，包括：延迟锁相环，用于接收参考时钟信号，将所述参考时钟信号进行延迟生成等间隔同频时钟簇信号，并输出所述参考时钟信号和所述等间隔同频时钟簇信号；整数时间检测阵列，连接所述延迟锁相环，用于接收所述参考时钟信号、start信号和stop信号，对所述参考时钟信号进行计数，输出整数时间数据；分数时间检测阵列，连接所述延迟锁相环，用于接收所述等间隔同频时钟簇信号、start信号和stop信号，以所述等间隔同频时钟簇信号为基准对所述start信号和所述stop信号进行量化，输出分数时间数据。2.如权利要求1所述的基于延迟锁相环的时间数字转换器，其特征在于，还包括：译码器，连接所述整数时间检测阵列和所述分数时间检测阵列，用于将地址信号进行译码，输出地址码；整合补偿处理模块，连接所述译码器、所述整数时间检测阵列和所述分数时间检测阵列，用于对所述整数时间数据和所述分数时间数据进行整合补偿处理，并根据所述地址码输出整合补偿数据。3.如权利要求2所述的基于延迟锁相环的时间数字转换器，其特征在于，所述整数时间检测阵列包括计数器和寄存器，其中，所述计数器，用于当接收到所述start信号时，对所述参考时钟信号进行计数；并且当接收到所述stop信号时，输出所述整数时间数据；所述寄存器，连接所述计数器，用于缓存所述整数时间数据。4.如权利要求3所述的基于延迟锁相环的时间数字转换器，其特征在于，所述寄存器还连接所述译码器和所述整合补偿处理模块，用于根据所述地址码输出所述整数时间数据至所述整合补偿处理模块。5.如权利要求2所述的基于延迟锁相环的时间数字转换器，其特征在于，所述分数时间检测阵列包括start分数测量阵列和stop分数测量阵列，其中，所述start分数测量阵列连接所述延迟锁相环和所述整合补偿处理模块，用于以所述等间隔同频时钟簇信号为基准对所述start信号进行量化，...

【专利技术属性】
技术研发人员：丁瑞雪，郝康，马瑞，孙德鹏，张玮，朱樟明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61