The invention discloses a gate driving circuit of an enhanced GaN power device with protection function, which includes interface circuit H, interface circuit L, dead-zone generating circuit, level shifting circuit, low-end delay matching circuit, driving circuit H, driving circuit L, undervoltage blocking circuit H, undervoltage blocking circuit L, overcurrent protection circuit and overheat protection circuit. Overheating, power supply voltage undervoltage or overcurrent phenomenon, and turn off GaN power devices for protection, to ensure that its working characteristics are in a safe area.
【技术实现步骤摘要】
带保护功能的增强型GaN功率器件栅驱动电路
本专利技术属于集成电路设计领域,更具体地,涉及一种应用于GaN功率器件的具有保护功能的栅极驱动电路。技术背景以硅材料为基础的传统电力电子功率器件已逐步逼近其理论极限,难以满足电力电子技术高频化和高功率密度化的发展需求。与传统的Si器件相比,GaN器件展现了其在导通电阻和栅极电荷上的优势,可以使功率转换器实现更小体积、更高频率及更高效率,从而在汽车、通信、工业等领域中具有广阔的应用前景。开关频率的提高,不仅能有效地减小系统电路中电容、电感及变压器的尺寸,而且还可以抑制干扰、减小纹波、改善电源系统单位增益带宽从而提高其动态响应性能。而高速的栅极驱动电路用于驱动GaN功率器件,使得整个功率转换器达到高效率且减小电路面积,节省成本。图1示出了功率模块中最常用的典型GaN半桥驱动电路框图。如图1所示,典型的GaN半桥驱动电路分为高端和低端两路通道,采用自举升压的方式,两路低压输入通道。在低端功率GaN器件导通期间,开关节点(SW)被下拉至地,此时VDD通过自举二极管给自举电容充电使得自举电容两端电压差接近VDD。当下端管关闭时,高端输入信号将高端管开启,开关节点电压上升至VIN,即VSW上升至VIN。由于自举电容两端电压不变,故自举电压轨HB被自举到VSW+VDD。高端电路始终保持VHB–VSW≈VDD。而HB被自举电容自举时,自举二极管的阴极电压为高电位,高于阳极电压VDD,因此自举二极管反偏截止。GaN功率器件中目前广为应用的为GaNFETs,其与SiMOSFET相比主要有以下特点:在同样的耐压下导通电阻和器件体积 ...
【技术保护点】
1.一种带保护功能的增强型GaN功率器件栅驱动电路,其特征是:包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路;所述带保护功能的增强型GaN功率器件栅驱动电路的连接关系为:接口电路H的正负逻辑输出端连接到死区产生电路的第一和第二输入端;接口电路L的正负逻辑输出端连接到死区产生电路的第三和第四输入端;欠压封锁电路L的检测输出端连接到死区产生电路的第五输入端;过流保护电路的检测输出端连接到死区产生电路的第六输入端;过热保护电路的检测输出端连接到死区产生电路的第七输入端;欠压封锁电路H的检测输出端连接到死区产生电路的第八输入端;死区产生电路的第一输出端连接到电平移位电路的控制信号输入端,死区产生电路的第二输出端连接到低端延迟匹配电路的控制信号输入端;电平移位电路的信号输出端连接到驱动电路H;低端延迟匹配电路的信号输出端连接到驱动电路L。
【技术特征摘要】
1.一种带保护功能的增强型GaN功率器件栅驱动电路,其特征是:包括接口电路H、接口电路L、死区产生电路、电平移位电路、低端延迟匹配电路、驱动电路H、驱动电路L、欠压封锁电路H、欠压封锁电路L、过流保护电路和过热保护电路;所述带保护功能的增强型GaN功率器件栅驱动电路的连接关系为:接口电路H的正负逻辑输出端连接到死区产生电路的第一和第二输入端;接口电路L的正负逻辑输出端连接到死区产生电路的第三和第四输入端;欠压封锁电路L的检测输出端连接到死区产生电路的第五输入端;过流保护电路的检测输出端连接到死区产生电路的第六输入端;过热保护电路的检测输出端连接到死区产生电路的第七输入端;欠压封锁电路H的检测输出端连接到死区产生电路的第八输入端;死区产生电路的第一输出端连接到电平移位电路的控制信号输入端,死区产生电路的第二输出端连接到低端延迟匹配电路的控制信号输入端;电平移位电路的信号输出端连接到驱动电路H;低端延迟匹配电路的信号输出端连接到驱动电路L。2.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路,其特征是:所述电平移位电路、驱动电路H和欠压封锁电路H构成的H端驱动模块,H端驱动模块需要做在一个具有浮动电位的高压阱中。3.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路,其特征是:所述过流保护电路、欠压封锁电路H、欠压封锁电路L和过热保护电路的检测输出端分别发出OC、UV_HH、UV_HL和OH触发信号;当带保护功能的增强型GaN功率器件栅驱动电路工作状态正常时,OC、UV_HH、UV_HL和OH触发信号均为逻辑低电平;当带保护功能的增强型GaN功率器件栅驱动电路发生过热时,过温保护电路发出的OH触发信号变为逻辑高电平;当带保护功能的增强型GaN功率器件栅驱动电路的电源电压发生欠压时,欠压封锁电路H发出的UV_HH或者欠压封锁电路L发出的UV_HL触发信号变为逻辑高电平;当带保护功能的增强型GaN功率器件栅驱动电路的电流超过设定值时,过流保护电路发出的OH触发信号变为逻辑高电平;当OC、UV_HH、UV_HL和OH触发信号中任何一个或者同时出现由低电平向高电平触发改变时,死区产生电路就会关闭驱动电路H、驱动电路L,以保护带保护功能的增强型GaN功率器件栅驱动电路;所述逻辑低电平为地电平,逻辑高电平为电压较低电平高的电平。4.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路,其特征是:所述欠压封锁电路H和欠压封锁电路L使用相同的欠压封锁电路;所述欠压封锁电路包括3个电压检测电阻、1个偏置电阻、1个电压钳位二极管、1个滤波电容C1、8个NMOS管和8个PMOS管;所述欠压封锁电路的连接关系为:第一电压检测电阻R1的上端接高侧电压VCC,第一电压检测电阻R1的下端接第二电压检测电阻R2的上端、滤波电容C1的上端和第一NMOS管M1的栅端;第二电压检测电阻R2的下端接第三电压检测电阻R3的上端和第十六NMOS管M16的漏端;第三电压检测电阻R3和滤波电容C1的下端均接低侧电压COM;第一NMOS管M1的漏端连接到第三PMOS管M3的漏端和栅端,还连接到第四PMOS管的M4的栅端;第一NMOS管M1的源端连接到第二NMOS管M2的源端;第二NMOS管M2的栅端连接到钳位二极管DZ1的正端和第六PMOS管M6的漏端,第二NMOS管M2的漏端连接到第四PMOS管的M4的漏端和第九PMOS管M9的栅端;第五NMOS管M5的漏端连接到第一NMOS管M1的源端和第二NMOS管M2的源端,第五NMOS管M5的栅端连接到第十NMOS管M10的和第十一NMOS管M11的栅端,第五NMOS管M5的栅端还连接到第十NMOS管M10的漏端和第八PMOS管M8的漏端;第六PMOS管M6的栅端连接到第七PMOS管M7的栅端和漏端,以及偏置电阻R4的上端;第六PMOS管M6的栅端还连接到第八PMOS管M8的栅端;第十一NMOS管M11的漏端连接到第九PMOS管M9的漏端,还连接到第十三NMOS管M13和第十二PMOS管M12的栅端;第十三NMOS管M13和第十二PMOS管M12的漏端相连,还连接到第十五NMOS管M15和第十四PMOS管M14的栅端;第十五NMOS管M15和第十四PMOS管M14的漏端相连,还连接到第十六NMOS管M16的栅端;除第一NMOS管M1的源端和第二NMOS管M2之外的其他NMOS管的源端均连接到低侧电压COM,所有NMOS管的衬底端均连接到低侧电压COM,所有PMOS管的源端均连接到高侧电压VCC,所有PMOS管的衬底端均连接到高侧电压VCC。5.根据权利要求1所述的带保护功能的增强型GaN功率器件栅驱动电路,其特征是:所述过热保护电路包括2...
【专利技术属性】
技术研发人员:陈珍海,黄伟,吕海江,程德明,胡文新,胡一波,汪辅植,朱仙琴,吴翠丰,
申请(专利权)人:黄山市祁门新飞电子科技发展有限公司,
类型:发明
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。