一种基于FPGA的Displayport信号产生装置及方法制造方法及图纸

本发明专利技术提供了一种基于FPGA的Displayport信号产生装置，包括AXI Lite并行图像参数接收模块，所述AXI Lite并行图像参数接收模块接收Displayport模组的寄存器配置参数；AXI Stream并行图像数据接收模块，所述AXI Stream并行图像数据接收模块根据Displayport模组类型的图像数据解码成RGB数据，并完成Displayport模组显示图像画面测试；软核处理器模块，所述软核处理器模块根据接收的Displayport模组的寄存器配置参数后进行Displayport模组的VCOM调节和EDID烧录，本发明专利技术实现了Displayport模组的VCOM调节和EDID烧录等功能，并且所有功能都在一片FPGA内实现，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，可以提升企业的生产效率及产品合格率。

【技术实现步骤摘要】
一种基于FPGA的Displayport信号产生装置及方法
本专利技术涉及液晶模组的显示和测试
，具体涉及一种基于FPGA(Field－ProgrammableGateArray，即现场可编程门阵列)的Displayport图形信号产生装置及方法。
技术介绍
LCD(LiquidCrystalDisplay，液晶显示器)具有轻薄、耗电低、辐射小、屏幕无闪烁、色彩丰富等优点；液晶模组是LCD的关键组件，传统液晶模组内部的互联信号通常采用LVDS(Low-VoltageDifferentialSignaling，低压差分信号传输)接口，但LVDS接口只能支持较低的分辨率。为了满足对显示分辨率日益增长的需求，市场上出现了Displayport接口。Displayport接口不仅能够支持超高的分辨率和刷新率，而且能够直接驱动面板，具有更好的电磁兼容性与抗干扰性能，目前具有Displayport接口的液晶模组已广泛应用于现代的平板电脑，笔记本电脑，桌面显示器等中大尺寸电子设备。但是，现有的测试装置测试液晶模组时存下以下缺陷：(1)现有的测试装置测试Displayport液晶模组时，一般采用Displayport专用芯片，且市面上Displayport专用芯片只支持Displayportv1.1的协议，无法支持3840x216060Hz这样的超高分辨率。(2)由于采用FPGA和Displayport专用芯片是分离的，FPGA和Displayport专用芯片之间会有大量的信号连接线，特别是多路Displayport输出时会用到多路Displayport专用芯片，不仅大大增加了PCB(PrintedCircuitBoard，印制电路板)的布线难度，也增加了制造成本。(3)Displayport专用芯片只满足Displayport协议规定的固定三种速率，而无法满足eDP(embeddedDisplayport)协议里针对低功耗设备的特殊速率和自定义速率。
技术实现思路
本专利技术提供了一种基于FPGA的Displayport信号产生装置及方法，本专利技术实现了Vcom调节、EDID烧录等功能，所有功能都在一片FPGA内实现，液晶模组测试装置集成度高，节约测试成本，提升测试效率和测试可靠度，可以提升企业的生产效率及产品合格率，本专利技术采用单片FPGA方案可以根据所选FPGA型号，可以实现同时4路Displayport输出甚至更多路Displayport输出，以及满足eDP(embeddedDisplayport)协议里针对低功耗设备的特殊速率和自定义速率。本专利技术提供了一种基于FPGA的Displayport信号产生装置，包括AXILite并行图像参数接收模块，所述AXILite并行图像参数接收模块接收Displayport模组的寄存器配置参数；AXIStream并行图像数据接收模块，所述AXIStream并行图像数据接收模块根据Displayport模组类型的图像数据解码成RGB数据，并完成Displayport模组显示图像画面测试；软核处理器模块，所述软核处理器模块根据接收的Displayport模组的寄存器配置参数后进行Displayport模组的VCOM调节和EDID烧录。上述的装置，其中，还包括图像时序生成模块，所述图像时序生成模块接收AXILite并行图像参数接收模块接收到的对应Displayport模组分辨率类型的寄存器配置参数生成时序控制信号。上述的装置，其中，还包括图像数据存储管理模块，所述图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXILite并行图像参数接收模块接收到的切图指令，并根据图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，跟图像时序生成模块输出的时序控制信号一起送给Displayport信号协议层编码模块。上述的装置，其中，所述软核处理器模块控制Displayport信号协议层编码模块中的AUX通信接口模块跟Displayport模组通信得到待测Displayport模组的数据位宽，通道数及速率信息。上述的装置，其中，所述Displayport信号协议层编码模块将接收到的RGB数据和时序控制信号编码成Displayport协议格式的数据包。上述的装置，其中，还包括Displayport物理层发送模块，所述Displayport物理层发送模块接收Displayport信号协议层编码模块输出的Displayport协议格式的数据包，并根据Displayport信号协议层编码模块中的AUX通信接口模块得到的通道数及速率信息生成速率匹配的Displayport串行信号，完成Displayport模组显示图像画面测试。上述的装置，其中，Displayport图像参数映射模块接收AXILite并行图像参数接收模块接收到的图像参数寄存器并存储在映射区。上述的装置，其中，所述软核处理器模块接收Displayport图像参数映射模块映射区的图像参数后控制Displayport信号协议层编码模块中的AUX通信接口模块进行Displayport模组的VCOM调节和EDID烧录。本专利技术的另一面还提供了一种基于FPGA的Displayport信号产生方法，其特征在于；包括以下步骤：步骤(1)：提供一AXILite并行图像参数接收模块、AXIStream并行图像数据接收模块、图像数据存储管理模块、图像时序生成模块、软核处理器模块、Displayport图像参数映射模块、Displayport信号协议层编码模块和Displayport物理层发送模块；步骤(2)：通过AXILite并行图像参数接收模块接收Displayport模组类型设置的寄存器配置参数；以及通过AXIStream并行图像数据接收模块根据Displayport模组类型的图像数据并解码成RGB数据；步骤(3)：通过图像时序生成模块接收AXILite并行图像参数接收模块接收到的对应Displayport模组分辨率类型的寄存器配置参数生成时序控制信号；步骤(4)：通过图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXILite并行图像参数接收模块接收到的切图指令，根据图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，并跟图像时序生成模块输出的时序控制信号一起送给Displayport信号协议层编码模块；步骤(5)：基于软核处理器模块控制Displayport信号协议层编码模块中的AUX通信接口模块跟Displayport模组通信得到待测Displayport模组的数据位宽，通道数及速率信息；步骤(6)：通过Displayport信号协议层编码模块将接收到的RGB数据和时序控制信号编码成Displayport协议格式的数据包；步骤(7)：通过Displayport物理层发送模块接收Displayport信号协议层编码模块输出的Displayport协议格式的数据包，并根据Displayport信号协议层编码模块中的AUX通信接口模块得到的通道数及速率信息生成速率匹配的Displayport串行信号，完成Displayport模本文档来自技高网...

【技术保护点】
1.一种基于FPGA的Displayport信号产生装置，其特征在于，包括AXI Lite并行图像参数接收模块，所述AXI Lite并行图像参数接收模块接收Displayport模组的寄存器配置参数；AXI Stream并行图像数据接收模块，所述AXI Stream并行图像数据接收模块根据Displayport模组类型的图像数据解码成RGB数据，并完成Displayport模组显示图像画面测试；软核处理器模块，所述软核处理器模块根据接收的Displayport模组的寄存器配置参数后进行Displayport模组的VCOM调节和EDID烧录。

【技术特征摘要】
1.一种基于FPGA的Displayport信号产生装置，其特征在于，包括AXILite并行图像参数接收模块，所述AXILite并行图像参数接收模块接收Displayport模组的寄存器配置参数；AXIStream并行图像数据接收模块，所述AXIStream并行图像数据接收模块根据Displayport模组类型的图像数据解码成RGB数据，并完成Displayport模组显示图像画面测试；软核处理器模块，所述软核处理器模块根据接收的Displayport模组的寄存器配置参数后进行Displayport模组的VCOM调节和EDID烧录。2.如权利要求1所述的一种基于FPGA的Displayport信号产生装置，其特征在于，还包括图像时序生成模块，所述图像时序生成模块接收AXILite并行图像参数接收模块接收到的对应Displayport模组分辨率类型的寄存器配置参数生成时序控制信号。3.如权利要求2所述的一种基于FPGA的Displayport信号产生装置，其特征在于，还包括图像数据存储管理模块，所述图像数据存储管理模块接收上述RGB数据并存储到外挂的DDR存储颗粒，以及接收AXILite并行图像参数接收模块接收到的切图指令，并根据图像时序生成模块输出的时序控制信号将图像对应编号的RGB数据从DDR存储颗粒中取出来，跟图像时序生成模块输出的时序控制信号一起送给Displayport信号协议层编码模块。4.如权利要求3所述的一种基于FPGA的Displayport信号产生装置，其特征在于，所述软核处理器模块控制Displayport信号协议层编码模块中的AUX通信接口模块跟Displayport模组通信得到待测Displayport模组的数据位宽，通道数及速率信息。5.如权利要求4所述的一种基于FPGA的Displayport信号产生装置，其特征在于，所述Displayport信号协议层编码模块将接收到的RGB数据和时序控制信号编码成Displayport协议格式的数据包。6.如权利要求5所述的一种基于FPGA的Displayport信号产生装置，其特征在于；还包括Displayport物理层发送模块，所述Displayport物理层发送模块接收Displayport信号协议层编码模块输出的Displayport协议格式的数据包，并根据Displayport信号协议层编码模块中的AUX通信接口模块得到的通道数及速率信息生成速率匹配的Displayport串行信号，完成Displayport模组显示图像画面测试。7.如权利要求6所述的一种基于FPGA的Displayport信号产生装置，其特征在于；Displayport图像参数映射模块接收AXILite并行图像参数接收模块接收到的图像参数寄存器并存储在映射...

【专利技术属性】
技术研发人员：赵勇，卢碧波，
申请(专利权)人：武汉帆茂电子科技有限公司，
类型：发明
国别省市：湖北,42