成像设备和制造成像设备的方法技术

本发明专利技术公开了成像设备和制造成像设备的方法。一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一半导体区域和第二半导体区域，所述第二埋入二极管包括第三半导体区域和第四半导体区域，所述方法包括将第一导电类型的第一杂质离子注入到第一区域和第一区域与第二区域之间的第三区域中，以及将第一导电类型的第二杂质离子注入到第二区域和第三区域中，其中，通过注入第一杂质离子形成第一半导体区域，通过注入第二杂质离子形成第三半导体区域，并且通过注入第一杂质离子和第二杂质离子在第三区域中形成具有比第一半导体区域和第二半导体区域高的杂质浓度的第五半导体区域。

【技术实现步骤摘要】
成像设备和制造成像设备的方法
本专利技术涉及成像设备和制造成像设备的方法。
技术介绍
作为用于抑制成像设备中的白色瑕疵(whiteflaw)缺陷的技术，已提出使用所谓的埋入(buried)二极管结构，在该埋入二极管结构中，导电类型与电荷蓄积区域相反的半导体区域被布置在形成光电转换部分的电荷蓄积区域的半导体区域的表面部分上。日本专利申请公开No.2006-303328公开了布置在埋入光电二极管的表面部分上的半导体区域根据光电转换部分的布局从不同的方向通过离子注入形成以具有均匀的像素特性。并且，在具有全局电子快门功能的成像设备中，可以对在与光电转换部分不同的地方中保持信号电荷的电荷保持部分采用埋入二极管结构。日本专利申请公开No.2017-033996公开了通过与光电转换部分的光电二极管相同的埋入二极管结构形成电荷保持部分。从像素之间的信号的串扰的抑制、像素的高度集成等角度来讲，改善元件之间的隔离性质是重要的。然而，在日本专利申请公开No.2006-303328和日本专利申请公开No.2017-033996中，对于形成光电转换部分或电荷保持部分的埋入二极管之间的隔离性质没有特别的考虑或提议。
技术实现思路
本专利技术的目的是提供具有埋入二极管的成像设备，并且提供可以在不使制造过程复杂的情况下改善布置的邻近的埋入二极管之间的隔离性能的成像设备以及制造成像设备的方法。根据本专利技术的一个方面，提供一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部，所述方法包括：将所述第一导电类型的第一杂质离子注入到所述第一区域和第三区域中，所述第三区域在所述第一区域与第二区域之间；以及将所述第一导电类型的第二杂质离子注入到所述第二区域和第三区域中，其中，通过注入所述第一杂质离子在所述第一区域中形成所述第一半导体区域，通过注入所述第二杂质离子在所述第二区域中形成所述第三半导体区域，并且通过注入所述第一杂质离子和注入所述第二杂质离子在所述第三区域中形成所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域具有比所述第一半导体区域和第二半导体区域高的杂质浓度。根据本专利技术的另一方面，提供一种成像设备，所述成像设备包括：第一埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部；第二埋入二极管，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部；所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域被设置在所述第一区域与第二区域之间的第三区域的、与所述第一半导体区域和第三半导体区域相同的深度处；以及所述第一导电类型的第六半导体区域，所述第一导电类型的第六半导体区域被设置在所述第三区域的、与所述第五半导体区域不同的深度处，并且电连接到被设置在所述半导体基板上的接触电极，其中，所述第五半导体区域的杂质浓度比所述第一半导体区域的杂质浓度和所述第三半导体区域的杂质浓度高。从以下参考附图对示例性实施例的描述，本专利技术的其它特征将变得清楚。附图说明图1是示出根据本专利技术的第一实施例的成像设备的示意性配置的框图。图2是示出根据本专利技术的第一实施例的成像设备的像素的配置示例的电路图。图3A是示出根据本专利技术的第一实施例的成像设备的结构的平面图。图3B和图3C是示出根据本专利技术的第一实施例的成像设备的结构的截面图。图4A和图4B是示出根据本专利技术的第一实施例的成像设备的优点的示图。图5A、图6A、图7A、图8A、图9A和图10A是示出根据本专利技术的第一实施例的制造成像设备的方法的平面图。图5B、图5C、图6B、图6C、图7B、图7C、图8B、图9B、图9C、图10B和图10C是示出根据本专利技术的第一实施例的制造成像设备的方法的截面图。图11A、图11B和图11C是示出根据本专利技术的第二实施例的成像设备以及制造成像设备的方法的平面图。图12A、图12B和图12C是示出根据本专利技术的第三实施例的成像设备以及制造成像设备的方法的平面图。图13是示出根据本专利技术的第四实施例的成像设备的像素的配置示例的电路图。图14是示出根据本专利技术的第四实施例的成像设备的结构的平面图。图15是示出根据本专利技术的第五实施例的成像系统的示意性配置的框图。图16A是示出根据本专利技术的第六实施例的成像系统的配置示例的示图。图16B是示出根据本专利技术的第六实施例的可移动物体的配置示例的示图。具体实施方式现在将根据附图详细描述本专利技术的优选实施例。[第一实施例]将参考图1-图10C描述根据本专利技术的第一实施例的成像设备以及制造成像设备的方法。图1是示出根据本实施例的成像设备的示意性配置的框图。图2是示出根据本实施例的成像设备的像素的配置示例的电路图。图3A-图3C是示出根据本实施例的成像设备的结构的平面图和截面图。图4A和图4B是示出根据本实施例的成像设备的优点的示图。图5A-图10C是示出根据本实施例的制造成像设备的方法的平面图和截面图。首先，将通过使用图1-图3C描述根据本实施例的成像设备的结构。如图1中所示，根据本实施例的成像设备100包括像素区域10、垂直扫描电路20、读出电路30、水平扫描电路40、控制电路50和输出电路60。在像素区域10中，设置在多个行乘多个列上以矩阵布置的多个像素12。在像素区域10的像素阵列的每个行上，布置在第一方向(图1中的水平方向)上延伸的控制线14。控制线14中的每一个连接到分别布置在第一方向上的像素12，以形成这些像素12共用的信号线。在本说明书中，控制线14延伸的第一方向可以表示为行方向。并且，在像素区域10的像素阵列的每个列上，布置在与第一方向相交的第二方向(图1中的垂直方向)上延伸的输出线16。输出线16中的每一个连接到分别布置在第二方向上的像素12，以形成这些像素12共用的信号线。在本说明书中，输出线16延伸的第二方向可以表示为列方向。垂直扫描电路20连接到布置在像素区域10的各行上的控制线14。垂直扫描电路20是当从像素12读取像素信号时经由控制线14向像素供给驱动像素12内的读出电路的控制信号的电路单元。读出电路30连接到像素区域10的各列上的输出线16。从像素12读出的像素信号经由输出线16被输入到读出电路30。读出电路30是对从像素12读出的像素信号执行例如诸如放大处理、AD转换处理等的信号处理的预定信号处理的电路单元。读出电路30可以包括差分放本文档来自技高网...

【技术保护点】
1.一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部，所述方法包括：将所述第一导电类型的第一杂质离子注入到所述第一区域和第三区域中，所述第三区域在所述第一区域与第二区域之间；以及将所述第一导电类型的第二杂质离子注入到所述第二区域和第三区域中，其中，通过注入所述第一杂质离子在所述第一区域中形成所述第一半导体区域，通过注入所述第二杂质离子在所述第二区域中形成所述第三半导体区域，并且通过注入所述第一杂质离子和注入所述第二杂质离子在所述第三区域中形成所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域具有比所述第一半导体区域和第二半导体区域高的杂质浓度。...

【技术特征摘要】
2017.08.09 JP 2017-1539291.一种制造成像设备的方法，所述成像设备包括第一埋入二极管和第二埋入二极管，所述第一埋入二极管包括第一导电类型的第一半导体区域和第二导电类型的第二半导体区域，所述第一导电类型的第一半导体区域被设置在半导体基板的第一区域的表面部分中，所述第二导电类型的第二半导体区域被设置在所述第一区域的内部，所述第二埋入二极管包括所述第一导电类型的第三半导体区域和所述第二导电类型的第四半导体区域，所述第一导电类型的第三半导体区域被设置在所述半导体基板的第二区域的表面部分中，所述第二导电类型的第四半导体区域被设置在所述第二区域的内部，所述方法包括：将所述第一导电类型的第一杂质离子注入到所述第一区域和第三区域中，所述第三区域在所述第一区域与第二区域之间；以及将所述第一导电类型的第二杂质离子注入到所述第二区域和第三区域中，其中，通过注入所述第一杂质离子在所述第一区域中形成所述第一半导体区域，通过注入所述第二杂质离子在所述第二区域中形成所述第三半导体区域，并且通过注入所述第一杂质离子和注入所述第二杂质离子在所述第三区域中形成所述第一导电类型的第五半导体区域，所述第一导电类型的第五半导体区域具有比所述第一半导体区域和第二半导体区域高的杂质浓度。2.根据权利要求1所述的制造成像设备的方法，还包括在形成所述第一半导体区域、第三半导体区域和第五半导体区域之后执行第一热处理。3.根据权利要求1所述的制造成像设备的方法，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的光电转换部分。4.根据权利要求1所述的制造成像设备的方法，其中，所述第一埋入二极管形成第一像素的光电转换部分，并且所述第二埋入二极管形成与所述第一像素邻近的第二像素的电荷保持部分。5.根据权利要求3所述的制造成像设备的方法，还包括在比所述第三区域的第五半导体区域深的部分处形成所述第一导电类型的第六半导体区域，所述第一导电类型的第六半导体区域被设置用于使所述第一像素和第二像素彼此隔离。6.根据权利要求5所述的制造成像设备的方法，还包括：在所述第五半导体区域与第六半导体区域之间形成所述第一导电类型的第七半导体区域；以及在形成所述第七半导体区域之后执行第二热处理。7.根据权利要求1所述的制造成像设备的方法，还包括在所述第三区域中形成电连接到所述第五半导体区域的接触电极。8.根据权利要求7所述的制造成像设备的方法，还包括：在所述第五半导体区域与所述接触电极之间的连接部分中形成所述第一导电类型的第八半导体区域；以及在形成所述第八半导体区域之后执行第三热处理。9.根据权利要求1所述的制造成像设备的方法，还包括在所述半导体基板中形成元件隔离区域，所述元件隔离区域定义包括所述第一区域、第二区域和第三区域的活性区域，其中，所述第五半导体区域电连接到被布置在所述元件隔离区域周...

【专利技术属性】
技术研发人员：饭田洋一郎，丰口银二郎，岩田旬史，和田洋一，伊藤秀行，坪井宏政，瀬户大地，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：日本,JP