一种缓变掺杂终端结构及其制造方法技术

本发明专利技术公开了一种缓变掺杂终端结构及其制造方法，该终端结构包括外延衬底，所述外延衬底内端上部设有主结，所述主结外侧的外延衬底内上部设有场限环，所述主结的外侧与场限环的内侧连接，所述场限环为从内向外的深度由浅变深的连续层状结构，所述外延衬底的上侧设有掩蔽层，所述掩蔽层的上侧设有场板。本发明专利技术结合缓变技术和场版技术，能有效的平衡终端电场分布，提高终端耐压效率，减小终端尺寸，耐压550V的产品，利用该技术的终端尺寸可以减小到80‑88um，耐压650V的产品，利用该技术的终端尺寸可以减小到95‑105um，耐压700V的产品，利用该技术的终端尺寸可以减小到110um‑124um。同时该终端结构可靠性高，工艺简单，稳定性好，并可用于多种高压器件。

【技术实现步骤摘要】
一种缓变掺杂终端结构及其制造方法
本专利技术涉及半导体领域，具体涉及一种缓变掺杂终端结构及其制造方法。
技术介绍
当前高压功率器件普遍采用场限环终端或场限环与场板组合形成终端，由于需要的环个数多而使终端的总长度很长，占用面积多，器件成本高。目前，也有些终端在使用缓变结技术的，如同申请号为201510716907.2提供的半导体器件的横向变掺杂结终端结构及其制造方法，其内部还是一个个独立的耐压环结构，只是简单的调整了耐压环大小和间距，仍不够优化，仍需占用较大的面积，器件成本仍高，且每个耐压环上需要独立场版，工艺复杂。
技术实现思路
本专利技术的目的是针对现有技术存在的不足，提供一种缓变掺杂终端结构及其制造方法。为实现上述目的，在第一方面，本专利技术提供了一种缓变掺杂终端结构，包括外延衬底，所述外延衬底内端上部设有主结，所述主结外侧的外延衬底内上部设有场限环，所述主结的外侧与场限环的内侧连接，所述场限环为从内向外的深度由浅变深的连续层状结构，所述外延衬底的上侧设有掩蔽层，所述掩蔽层的上侧设有场板。作为优选，所述掩蔽层的厚度为至作为优选，所述场板的厚度为至作为优选，所述场限环的最大深度为6至8μm。在第二方面，本专利技术还提供了一种缓变掺杂终端结构的制造方法，包括以下步骤：在外延衬底上生长掩蔽层；在掩蔽层上设置若干开口区，所述开口区从内向外的宽度逐渐增大，且其间隔逐渐减小或不变；从开口区向外延底衬内注入硼元素，以形成若干P型场限环区和位于场限环区内侧的主结区；在掩蔽层的上侧生长场板；经推阱工艺使若干P型场限环区连接成一个深度由浅变深的连续层状结构的场限环，并使主结区形成与场限环内端连接的主结。作为优选，所述掩蔽层的厚度为至作为优选，所述开口区形成于经涂胶、曝光和显影工艺制作的光刻胶层上，还包括生长场板前的剔除光刻胶层的步骤。作为优选，最小的开口区的宽度为2μm，最大的开口区的宽度为20至40μm，并且，最大的开口区与其相邻的开口区之间的间隔小于12μm。作为优选，所述硼元素的注入条件为：注入计量为1.2E13至2.2E13，注入能量为80Kev至140Kev。作为优选，所述推阱工艺的条件为：推阱温度1150-1200°，推阱时间300至600分钟。有益效果：本专利技术结合缓变技术和场版技术，能有效的平衡终端电场分布，提高终端耐压效率，减小终端尺寸，耐压550V的产品，利用该技术的终端尺寸可以减小到80-88um，耐压650V的产品，利用该技术的终端尺寸可以减小到95-105um，耐压700V的产品，利用该技术的终端尺寸可以减小到110um-124um。同时该终端结构可靠性高，工艺简单，稳定性好，并可用于多种高压器件。附图说明图1是在衬底上设置掩蔽层和主结的结构示意图；图2是在掩蔽层上设置开口区的结构示意图；图3是注入形成场限环区后的结构示意图；图4是经推阱工艺后的结构示意图；图5是本专利技术实施例的缓变掺杂终端结构的结构示意图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。如图5所示，本专利技术实施例提供了一种缓变掺杂终端结构，本终端结构用于构成半导体器件的耐压环(Ring区)，为便于描述本终端结构，本文中以与cell区连接的一侧(即图中右端)为内侧，左侧为外侧。该终端包括外延衬底1，外延衬底1可以采用现有技术中的多种，优选采用硅外延衬底，在外延衬底1内上部设有主结2，主结2位于外延衬底1的上部内端位置，在外延衬底1的内上部还设有场限环3，场限环3位于主结2的外侧，并且，主结2的外侧与场限环3的内侧连接，与现有的场限环不同，本专利技术实施例的场限环3为一个连续层状结构，并且，场限环3从内向外方向的深度由浅逐渐变深。其中，场限环3的最大深度优选为6至8μm。在外延衬底1的上侧设有掩蔽层4，掩蔽层4的厚度优选为至掩蔽层4的上侧设有场板5，场板5的厚度优选为至需要说明的是，当采用硅外延衬底时，掩蔽层4与场板5均为二氧化硅层。如图1至5所示，本专利技术实施例还提供了一种缓变掺杂终端结构的制造方法，该方法包括以下步骤：在外延衬底上生长掩蔽层4。该掩蔽层4主要是防止后面的硼元素注入时造成隧穿效应，掩蔽层4的厚度优选为至在掩蔽层4上设置若干开口区6，开口区6从内向外的宽度逐渐增大，且其间隔逐渐减小或不变。具体的，开口区6形成于经涂胶、曝光和显影工艺制作的光刻胶层7上。在上述若干开口区6中，最小的开口区6的宽度为2μm，最大的开口区6的宽度为20至40μm，并且，最大的开口区6与其相邻的开口区6之间的间隔小于12μm，这样可以保证Ring推阱过程中可以形成一个整体。从开口区6向外延底衬1内注入硼元素，以形成若干P型场限环区8和位于场限环8区内侧的主结区9。由于开口区6的宽度不同，所以形成的P型场限环区的宽度也不相同，最终经推阱工艺后所形成的场限环3的深度也不相同，并且可使场限环3和主结2能扩散连接在一起。上述硼元素的注入条件为：注入计量为1.2E13至2.2E13，注入能量为80Kev至140Kev。在掩蔽层4的上侧生长场板5。在生长场板5前，还应当剔除光刻胶层7。经推阱工艺使若干P型场限环区8连接成一个深度由浅变深的连续层状结构的场限环3。由于开口区6由内向外方向的宽度逐渐增大，所以形成的场限环3的深度由内向外方向由浅逐渐变深，并且使主结区9形成与场限环3的内端连接在一起的主结2。推阱工艺的条件为：推阱温度1150-1200°，推阱时间300至600分钟。综上所述，本专利技术结合缓变技术和场版技术，能有效的平衡终端电场分布，提高终端耐压效率，减小终端尺寸，耐压550V的产品，利用该技术的终端尺寸可以减小到80-88um，耐压650V的产品，利用该技术的终端尺寸可以减小到95-105um，耐压700V的产品，利用该技术的终端尺寸可以减小到110um-124um。同时该终端结构可靠性高，工艺简单，稳定性好，并可用于多种高压器件。以上所述仅是本专利技术的优选实施方式，应当指出，对于本
的普通技术人员来说，其它未具体描述的部分，属于现有技术或公知常识。在不脱离本专利技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种缓变掺杂终端结构，包括外延衬底，所述外延衬底内端上部设有主结，所述主结外侧的外延衬底内上部设有场限环，其特征在于，所述主结的外侧与场限环的内侧连接，所述场限环为从内向外的深度由浅变深的连续层状结构，所述外延衬底的上侧设有掩蔽层，所述掩蔽层的上侧设有场板。

【技术特征摘要】
1.一种缓变掺杂终端结构，包括外延衬底，所述外延衬底内端上部设有主结，所述主结外侧的外延衬底内上部设有场限环，其特征在于，所述主结的外侧与场限环的内侧连接，所述场限环为从内向外的深度由浅变深的连续层状结构，所述外延衬底的上侧设有掩蔽层，所述掩蔽层的上侧设有场板。2.根据权利要求1所述的缓变掺杂终端结构，其特征在于，所述掩蔽层的厚度为至3.根据权利要求1所述的缓变掺杂终端结构，其特征在于，所述场板的厚度为至4.根据权利要求1所述的缓变掺杂终端结构，其特征在于，所述场限环的最大深度为6至8μm。5.一种缓变掺杂终端结构的制造方法，其特征在于，包括以下步骤：在外延衬底上生长掩蔽层；在掩蔽层上设置若干开口区，所述开口区从内向外的宽度逐渐增大，且其间隔逐渐减小或不变；从开口区向外延底衬内注入硼元素，以形成若干P型场限环区和位于场限环区内侧的主结区；在掩蔽层的上侧生长场板；经推阱工艺使若干P型场限环区...

【专利技术属性】
技术研发人员：胡兴正，陈虞平，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：江苏,32