存储装置及其操作方法制造方法及图纸

提供了存储装置及其操作方法。存储装置可以包括联接至存储块的多条源极线。该存储装置可以包括联接至每条源极线的多个串。该存储装置可以包括行解码器，该行解码器被配置成选择性地将电压传输至与所述源极线当中的所选源极线对应的局部线。

Storage device and its operation method

The storage device and its operation method are provided. The storage device may include multiple source lines connected to the storage block. The storage device may include a plurality of strings connected to each source line. The storage device may include a row decoder configured to selectively transmit voltage to a local line corresponding to the selected source pole line among the source poles.

【技术实现步骤摘要】
存储装置及其操作方法
本公开的方面总体上涉及存储装置及其操作方法，更具体而言，涉及包括源极线的存储装置以及该存储装置的操作方法。
技术介绍
存储系统可以包括存储装置和存储控制器。存储装置可以存储数据或者输出所存储的数据。例如，存储装置可以被配置成其中所存储的数据在电源中断时消失的易失性存储装置或者被配置成其中所存储的数据在电源中断时被保留的非易失性存储装置。存储控制器可以控制主机和存储装置之间的数据通信。主机可以通过使用接口协议(诸如快速外围部件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接的SCSI(SAS))通过存储控制器与存储装置通信。主机和存储系统之间的接口协议不限于上述示例，并且可以包括各种接口协议，诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。
技术实现思路
根据本公开的一个方面，提供了一种存储装置。该存储装置可以包括联接至存储块的多条源极线。该存储装置可以包括联接至每条源极线的多个串。该存储装置可以包括源极解码器，该源极解码器被配置成选择性地向所述源极线施加电压。所述存储装置可以包括行解码器，该行解码器被配置成选择性地将电压传输至与所述源极线当中的所选源极线对应的局部线。根据本专利技术的一个方面，提供了一种存储装置。该存储装置可以包括多条源极线。该存储装置可以包括以所述源极线为单位划分的子存储块。所述存储装置可以包括包含所述子存储块的存储块。所述存储装置可以包括全局开关电路，该全局开关电路被配置成将操作电压传输至子全局线。所述存储装置可以包括局部开关电路，所述局部开关电路被配置成将施加至所述子全局线的操作电压选择性地传输至所述子存储块当中的所选子存储块的局部线。所述存储装置可以包括被配置成选择地将电压传输至所述源极线的源极开关电路。根据本专利技术的一个方面，提供了一种用于操作存储装置的方法，在该存储装置中，在每个存储块中包括以多条源极线为单位划分的多个子存储块。所述方法可以包括向联接至所述子存储块当中的所选子存储块的源极线施加电压。所述方法可以包括通过多个全局开关电路当中与所选子存储块对应的全局开关电路将操作电压传输至子全局线。所述方法可以包括通过对应于所选子存储块的局部开关电路将施加至所述子全局线的操作电压传输至与所述子存储块联接的局部线。根据本公开的一个方面，提供了一种存储装置。该存储装置可以包括多个局部开关电路，所述多个局部开关电路分别联接至与存储块的源极线对应的局部线，并且被配置成传输和中断到对应存储块的电压传输。该存储装置可以包括全局开关电路，所述全局开关电路联接至所述多个局部开关电路并且被配置成传输和中断到所述多个局部开关电路的电压传输。附图说明图1是例示根据本公开的实施方式的存储系统的图。图2是例示图1的存储装置的图。图3是例示图1的存储单元阵列和外围电路的配置的图。图4是例示图1的存储单元阵列的图。图5是例示存储块的配置的立体图。图6是例示存储块的实施方式的立体图。图7是例示存储块的实施方式的电路图。图8是例示根据本公开的实施方式的源极线的配置的平面图。图9至图11是例示根据本公开的实施方式的存储块的截面图。图12是例示根据本公开的实施方式的行解码器和源极解码器的图。图13是例示根据本公开的实施方式的存储装置的操作方法的图。图14是例示根据本公开的实施方式的源极线的配置的平面图。图15是例示包括图2所示的存储装置的存储系统的实施方式的图。图16是例示包括图2所示的存储装置的存储系统的实施方式的图。图17是例示包括图2所示的存储装置的存储系统的实施方式的图。图18是例示包括图2所示的存储装置的存储系统的实施方式的图。具体实施方式在如下详细描述中，仅仅例示和描述本公开的实施方式的某些示例。本领域技术人员将意识到，所描述的实施方式可以以各种不同方式进行修改，所有都不会脱离本公开的精神或范围。因而，要将附图和描述看做本质上是例示性而非限制性的。在整个说明书中，当将一元件称为“连接”或“联接”至另一个元件时，该元件可以直接连接或联接至另一个元件，或者利用插设在它们之间的一个或多个中间元件间接地连接或联接至另一个元件。另外，当将一元件称为“包括”部件时，这表示该元件可以进一步包括另一个部件，而不排除其它部件，除非有不同的公开内容。本公开的实施方式可以提供一种存储装置，在该存储装置中，每个存储块联接多条源极线，并且在该存储装置中联接能够控制所述多条源极线所联接的存储块的行解码器。现在将参照附图描述实施方式的示例，然而，这些实施方式可以以不同形式实施，并且不应该被解释为限于这里阐述的这些实施方式。相反，提供这些实施方式是为了使得本公开全面、完整，并且将示例实施方式的范围充分传达给本领域技术人员。在附图中，为了清楚地例示可能将尺寸夸大。将理解，当将一元件称为“位于”两个元件“之间”时，该一元件可以是所述两个元件之间的唯一元件，或者还可以存在一个或多个中间元件。在所有附图中，相同附图标记指代相同元件。图1是例示根据本公开的实施方式的存储系统的图。参照图1，存储系统1000可以包括存储数据的存储装置1100和在主机2000的控制下控制存储装置1100的存储控制器1200。存储装置1100可以被配置成在存储控制器1200的控制下存储数据，输出所存储的数据或者擦除所存储的数据。主机2000可以通过使用接口协议(诸如快速外围部件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或串行附接的SCSI(SAS))与存储系统1000通信。另外，主机2000和存储系统1000之间的接口协议不限于上述示例，并且可以进一步包括诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)之类的接口协议。存储控制器1200可以控制存储系统1000的总体操作，并且控制主机2000和存储装置1100之间的数据交换。例如，存储控制器1200可以转换所接收的信息，从而使得命令、地址和数据能够在主机2000和存储装置1100之间传送，并且存储和输出经转换的信息。如上所述，各种信息的片段可以存储在存储控制器1200中。因此，存储控制器1200可以包括存储这些片段的多个表。如果这些片段发生变化，则可以更新对应的表。存储控制器1200可以通过使用存储在这些表中的片段来控制存储装置1100。例如，存储控制器1200可以控制存储装置1100执行编程、读取和擦除操作。存储装置1100可以在存储控制器1200的控制下执行编程、读取或擦除操作。而且，存储装置1100可以从存储控制器1200接收片段并且将这些片段存储在指定存储块中。在一些实施方式中，存储装置1100可以包括双倍数据率同步动态随机存取存储器(DDRSDRAM)、低功耗双倍数据率4(LPDDR4)SDRAM、图形双倍数据率(GDDR)SRAM、低功耗DDR(LPDDR)、兰巴斯动态随机存取存储器(rambusdynamicrandomaccessmemory,RDRAM)和闪速存储器。图2是例示图1的存储装置的图。参照图2，存储装置1100可以包括存储数据的存储单元阵列100。存储装本文档来自技高网...

【技术保护点】
1.一种存储装置，该存储装置包括：多条源极线，所述多条源极线联接至存储块；多个串，所述多个串联接至所述源极线中的每一条；源极解码器，所述源极解码器被配置成选择性地向所述源极线施加电压；以及行解码器，所述行解码器被配置成选择性地将电压传输至与所述源极线当中的选择的源极线对应的局部线。

【技术特征摘要】
2017.07.14 KR 10-2017-00896021.一种存储装置，该存储装置包括：多条源极线，所述多条源极线联接至存储块；多个串，所述多个串联接至所述源极线中的每一条；源极解码器，所述源极解码器被配置成选择性地向所述源极线施加电压；以及行解码器，所述行解码器被配置成选择性地将电压传输至与所述源极线当中的选择的源极线对应的局部线。2.根据权利要求1所述的存储装置，其中，所述多个串联接在位线和所述源极线之间。3.根据权利要求1所述的存储装置，其中，所述源极解码器包括源极开关电路，并且所述源极开关电路的数量与所述源极线的数量对应。4.根据权利要求3所述的存储装置，其中，所述源极开关电路联接至相应的源极线，并且每个源极开关电路响应于行地址而选择性地操作。5.根据权利要求3所述的存储装置，其中，所述源极开关电路中的每一个响应于所述行地址而将从不同电压源供应的电压传输至源极线，或者中断所述电压的传输。6.根据权利要求1所述的存储装置，其中，所述行解码器包括：全局开关电路，所述全局开关电路被配置成响应于所述行地址将供应至全局线的电压传输至子全局线；和局部开关电路，所述局部开关电路被配置成共同地接收施加至所述子全局线的电压，并且将施加至所述子全局线的电压选择性地传输至与所述源极线对应的局部线。7.根据权利要求6所述的存储装置，其中，所述全局开关电路中的每一个被配置成与多个存储块对应。8.根据权利要求6所述的存储装置，其中，所述局部开关电路的数量等于所述源极线的数量。9.根据权利要求6所述的存储装置，其中，所述局部开关电路中的每一个被配置成将施加至所述全局线的电压传输至与所述源极线对应的局部线，或者中断所述电压的传输。10.一种存储装置，该存储装置包括：多条源极线；子存储块，所述子存储块以所述源极线为单位被划分；存储块，所述存储块包括所述子存储块；全局开关电路，所述全局开关电路被配置成将操作电压传输至子全局线；局部开关电路，所述局部开关电路被配置成将施加至所述子全局线的操作电压选择性地传输至所述子存储块当中的选择的子存储块的局部线；以及源极开关电路，所述源极开关电路被配置成将电压选择地传输至所述源极线。11.根据权利要求10所述的存储装置，该存储装置还包括：全局线，所述全局线共同地联接至所述全局开关电路并且被配置成将所述操作电压供应至所述全局开关电路。12.根据权利要求10所述的存储装置，其中，在所述全局开关电路当中：选择的全局开关电路将从全局线传输的操作...

【专利技术属性】
技术研发人员：李南宰，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR