用于串行通信环境中的带外通信的串行器和并行器制造技术

本公开描述一种串行器和一种并行器。所述串行器可通过串行接口从主机装置接收呈并行格式的信息序列和控制信息。所述串行器转换呈所述并行格式的所述信息序列以将呈串行格式的所述信息序列提供到所述并行器，所述并行器将呈所述串行格式的所述信息序列转换成呈所述并行格式的所述信息序列。所述串行器传递所述控制信息以将所述控制信息提供到所述并行器，所述控制信息由所述并行器以类似方式传递。所述控制信息可包含一或多个控制包和/或一或多个链路脉冲以训练通过通信信道彼此通信的一或多个其它串行器和/或一或多个其它并行器。

Serializer and Parallelizer for Outband Communication in Serial Communication Environment

The present disclosure describes a serializer and a parallel processor. The serial device can receive information sequence and control information in parallel format from the host device through a serial interface. The serial converts the information sequence in the parallel format to provide the information sequence in the serial format to the parallel processor, which converts the information sequence in the serial format to the information sequence in the parallel format. The serial transmits the control information to provide the control information to the parallel device, which transmits the control information in a similar manner. The control information may include one or more control packages and/or one or more link pulses to train one or more other serializers and/or one or more other parallel processors that communicate with each other through communication channels.

【技术实现步骤摘要】
用于串行通信环境中的带外通信的串行器和并行器相关申请的交叉引用本申请要求2017年7月13日申请的第62/532,073号美国临时专利申请的权益，所述临时专利申请以全文引用的方式并入本文中。
本公开大体上涉及串行通信环境，且包含用于传达所述串行通信环境内的控制信息的带外通信。
技术介绍
链路训练是用在高速串行器-并行器(SERDES)通信中的技术，且是以太网标准(例如，IEEE802.3)规范的部分。链路训练提供一种方案以供装置使用带内信息在点对点链路上与远程链路伙伴(LP)通信，从而共同改善所述链路上的误码率(BER)和/或由所述链路引起的对邻近信道的干扰。现有链路训练解决方案仅在链路启动或初始化期间执行一次链路训练，且因此，其应用有限。
技术实现思路
在一个方面中，提供一种串行器。所述串行器包括：转换电路，其经配置以从多个输入端口当中的第一组输入端口接收呈并行格式的并行信息序列，且根据定时信号将所述并行信息序列从所述并行格式转换成串行格式，以将串行信息序列和所述定时信号提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。在另一方面中，提供一种并行器。所述并行器包括：转换电路，其经配置以从多个输入端口当中的第一组输入端口接收呈串行格式的串行信息序列和定时信号，且根据所述定时信号将所述串行信息序列从所述串行格式转换成并行格式，以将并行信息序列提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。在又一方面中，提供一种第一电子装置。所述第一电子装置包括：主机装置，其具有第一串行器，所述第一串行器经配置以：从第一多个输入端口当中的第一组输入端口接收呈并行格式的第一信息序列且从所述第一多个输入端口当中的第二输入端口接收控制信息，根据定时信号将呈所述并行格式的所述第一信息序列转换成串行格式以将呈所述串行格式的第二信息序列和所述定时信号提供到第一多个输出端口当中的第一组输出端口，且将所述控制信息从所述第二输入端口传递到所述第一多个输出端口当中的第二输出端口；以及物理层(PHY)装置，其具有第一并行器和第二串行器，所述第一并行器经配置以：从第二多个输入端口当中的第一组输入端口接收呈所述串行格式的所述第二信息序列和所述定时信号且从所述第二多个输入端口当中的第二输入端口接收所述控制信息，根据所述定时信号将呈所述串行格式的所述第二信息序列转换成所述并行格式以将呈所述并行格式的第三信息序列和所述定时信号提供到第二多个输出端口当中的第一组输出端口，且将所述控制信息从所述第二输入端口传递到所述第二多个输出端口当中的第二输出端口，且其中所述第二串行器经配置以：从第三多个输入端口当中的第一组输入端口接收呈所述并行格式的所述第三信息序列且从所述第三多个输入端口当中的第二输入端口接收所述控制信息，根据所述定时信号将呈所述并行格式的所述第一信息序列转换成所述串行格式以将呈所述串行格式的第四信息序列和所述定时信号提供到第三多个输出端口当中的第一组输出端口，以及将所述控制信息从所述第二输入端口传递到所述第三多个输出端口当中的第二输出端口。附图说明参考附图来描述本公开的实施例。在图中，相同参考数字指示相同或功能上类似的元件。另外，参考数字的最左边数字识别其中所述参考数字首次出现的图。在附图中：图1说明根据本公开的示范性实施例的第一通信环境；图2说明根据本公开的示范性实施例的串行通信环境内的串行接口；图3A说明根据本公开的示范性实施例的串行通信环境内的示范性串行器的框图；图3B说明根据本公开的示范性实施例的串行通信环境内的示范性串行器的框图；以及图4说明根据本公开的示范性实施例的第二通信环境。现将参考附图描述本公开。在各图中，相同参考数字一般指示相同、功能上类似和/或结构上类似的元件。其中元件首次出现的图由参考数字中的最左边数字指示。具体实施方式概述本公开描述一种串行器和一种并行器。所述串行器可通过串行接口从主机装置接收呈并行格式的信息序列和控制信息。串行器转换并行格式的信息序列以将呈串行格式的信息序列提供到并行器，所述并行器将呈串行格式的信息序列转换成并行格式的信息序列。串行器传递控制信息以将控制信息提供到并行器，所述控制信息由并行器以类似方式传递。所述控制信息可包含一或多个控制包和/或一或多个链路脉冲以训练通过通信信道彼此通信的一或多个其它串行器和/或一或多个其它并行器。第一串行通信环境图1说明根据本公开的示范性实施例的第一通信环境。串行通信环境100，例如数据中心或企业区等一些实例，通过例如铜电缆、光纤电缆或铜背板等一些实例的通信信道106提供第一电子装置102与第二电子装置104之间信息的串行通信。如图1中所说明，第一电子装置102包含主机装置108和物理层(PHY)装置110.1到110.n，且第二电子装置104包含PHY装置112.1到112.n和主机装置114。第一电子装置102的主机装置108通过第一串行接口116以串行格式与PHY装置110.1到110.n传达信息。在图1中所说明的示范性实施例中，主机装置108包含SERDES装置118.1到118.n，SERDES装置118.1到118.n中的每一者包含串行器120和并行器122。串行器120将从主机装置108接收的呈并行格式的信息转换成串行格式以用于传达到PHY装置110.1到110.n当中对应的PHY装置。类似地，并行器122将从PHY装置110.1到110.n当中对应的PHY装置接收到的呈串行格式的信息转换成并行格式以用于递送到主机装置108。在示范性实施例中，主机装置108可表示网络交换机、专用集成电路(ASIC)、网络接口控制器(NIC)、网络处理器、存储器装置，或在不脱离本公开的精神和范围的情况下对于相关领域的技术人员将显而易见的任何其它合适的装置。第一电子装置102的PHY装置110.1到110.n在主机装置108与第二电子装置104的PHY装置112.1到112.n之间以串行格式传达信息。在示范性实施例中，根据电气电子工程师学会(IEEE)802.3通信标准或协议的某一版本在PHY装置110.1到110.n与PHY装置112.1到112.n之间传达信息，所述通信标准或协议也称作以太网，所述版本例如50G以太网、100G以太网、200G以太网和/或400G以太网等一些实例。在此示范性实施例中，所述信息作为具有以太网标头和以太网帧的一或多个以太网包在PHY装置110.1到110.n与PHY装置112.1到112.n之间传达。在图1中所说明的示范性实施例中，PHY装置110.1到110.n中的每一者包含并行器124、串行器126、并行器128和串行器130。并行器124将通过第一串行接口116从SERDES装置118.1到118.n当中对应的SERDES装置接收到的呈串行格式的信息转换成并行格式以用于递送到串行器126。随后，串行器126将从并行器124接收到的呈并行格式的信息转换为串本文档来自技高网...

【技术保护点】
1.一种串行器，其包括：转换电路，其经配置以：从多个输入端口当中的第一组输入端口接收呈并行格式的并行信息序列，且根据定时信号将所述并行信息序列从所述并行格式转换成串行格式以将串行信息序列和所述定时信号提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以：从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。

【技术特征摘要】
2017.07.13 US 62/532,073;2017.10.27 US 15/795,7371.一种串行器，其包括：转换电路，其经配置以：从多个输入端口当中的第一组输入端口接收呈并行格式的并行信息序列，且根据定时信号将所述并行信息序列从所述并行格式转换成串行格式以将串行信息序列和所述定时信号提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以：从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。2.根据权利要求1所述的串行器，其中所述并行信息序列包括：读取命令，用以从以通信方式耦合到所述串行器的电子装置的一或多个寄存器读取寄存器数据；或写入命令，用以将寄存器数据写入到所述电子装置的所述一或多个寄存器。3.根据权利要求1所述的串行器，其中所述控制信息包括：一或多个链路脉冲，用以训练第一物理层PHY装置以通过通信信道与第二PHY装置通信。4.根据权利要求3所述的串行器，其中所述通信信道包括：铜电缆、光纤电缆或铜背板。5.根据权利要求3所述的串行器，其中所述一或多个链路脉冲训练所述第一PHY装置的第二串行器以与所述第二PHY装置的并行器通信。6.根据权利要求1所述的串行器，其中所述转换电路经配置以从主机装置接收所述并行信息序列，且其中传递电路经配置以从所述主机装置接收所述控制信息。7.根据权利要求1所述的串行器，其中所述传递电路经配置以在所述转换电路提供所述串行信息序列和所述定时信号的同时传递所述控制信息。8.根据权利要求1所述的串行器，其中所述传递电路经配置以在所述转换电路接收所述并行信息序列的同时接收所述控制信息。9.一种并行器，其包括：转换电路，其经配置以：从多个输入端口当中的第一组输入端口接收呈串行格式的串行信息序列和定时信号，且根据所述定时信号将所述串行信息序列从所述串行格式转换成并行格式以将并行信息序列提供到多个输出端口当中的第一组输出端口；以及传递电路，其经配置以：从所述多个输入端口当中的第二输入端口接收控制信息，且将所述控制信息从所述第二输入端口传递到所述多个输出端口当中的第二输出端口。10.根据权利要求9所述的并行器，其中所述串行信息序列包括：读取命令，用以从以通信方式耦合到所述并行器的电子装置的一或多个寄存器读取寄存器数据；或写入命令，用以将将寄存器数据写入到所述电子装置的所述一或多个寄存器。11.根据权利要求9所述的并行器，其中所述控制信息包括：一或多个链路脉冲，用以训练第一物理层PHY装置以通过通信信道与第二PHY装置通信。12.根据权利要求11所述的并行器，其中所...

【专利技术属性】
技术研发人员：皮莱·韦卢，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：新加坡,SG