半导体器件和方法技术

提供了制造工艺和器件，其中，在衬底内形成第一开口。使用第二蚀刻工艺将第一开口重塑为第二开口。利用自由基蚀刻实施第二蚀刻工艺，其中，自由基蚀刻利用中性离子。因此，减小衬底的推动。本发明专利技术的实施例还涉及半导体器件及其制造方法。

Semiconductor devices and methods

Manufacturing processes and devices are provided in which a first opening is formed in the substrate. The first opening is reconstructed into the second opening using the second etching process. The second etching process is implemented by free radical etching, in which the free radical etching utilizes neutral ions. Therefore, the push of the substrate is reduced. The embodiments of the present invention also relate to semiconductor devices and their manufacturing methods.

【技术实现步骤摘要】
半导体器件和方法
本专利技术的实施例涉及半导体器件和方法。
技术介绍
半导体器件用于诸如例如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在各个材料层上形成电路组件和元件来制造半导体器件。半导体工业通过最小部件尺寸的持续减小持续地改进各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的组件集成到给定的区域。然而，随着最小部件尺寸的减小，出现了应该解决的其它问题。
技术实现思路
本专利技术的实施例提供了一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成栅极堆叠件；利用第一蚀刻工艺在所述半导体衬底中形成第一开口；以及使用与所述第一蚀刻工艺不同的第二蚀刻工艺将所述第一开口重塑为第二开口，其中，所述第二蚀刻工艺是自由基蚀刻工艺。本专利技术的另一实施例提供了一种制造半导体器件的方法，所述方法包括：在衬底的半导体鳍上方形成伪栅极堆叠件，所述伪栅极堆叠件包括第一间隔件结构；去除所述半导体鳍的部分以形成第一开口，其中，利用各向异性蚀刻工艺形成所述第一开口；以及将所述第一开口修改为第二开口，其中，所述修改包括：由前体形成等离子体；和将来自所述等离子体的自由基引导至所述半导体鳍，同时过滤来自所述等离子体的带电粒子，防止所述带电粒子到达所述半导体鳍。本专利技术的又一实施例提供了一种半导体器件，包括：第一半导体鳍，位于衬底上方；栅极堆叠件，位于所述第一半导体鳍上面；第一间隔件，位于所述栅极堆叠件的侧壁上；以及第一开口，位于所述第一半导体鳍内并且底切所述第一间隔件，所述第一开口的表面邻近距离与尖端邻近距离具有小于3nm的差异。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A至图1B示出了根据一些实施例的finFET器件。图2示出了根据一些实施例的鳍中的第一开口的形成。图3A至图3C示出了根据一些实施例的鳍中的第二开口的形成。图4示出了根据一些实施例的第二开口的深度负载。图5示出了根据一些实施例的替换栅极工艺。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。现在参照图1A和图1B(其中，图1B示出了图1A的沿着线B-B’的截面图)，图1A示出了诸如finFET器件(例如，PMOSFET或NMOSFET)的半导体器件100的立体图。在实施例中，半导体器件100包括其中形成有沟槽103的衬底101。衬底101可以是硅衬底，但是可以使用诸如绝缘体上半导体(SOI)、应变的SOI和绝缘体上硅锗的其它衬底。该衬底101可以是p型半导体，但是在其它实施例中，该衬底101可以是n型半导体。作为第一隔离区域105的最终形成中的初始步骤，可以形成第一沟槽103。可以使用掩蔽层(未在图1A中单独示出)以及合适的蚀刻工艺形成第一沟槽103。例如，该掩蔽层可以是包括通过诸如化学汽相沉积(CVD)形成的氮化硅的硬掩模，但是可以利用诸如氧化物、氮氧化物、碳化硅、这些的组合等的其它材料以及诸如等离子体增强化学汽相沉积(PECVD)、低压化学汽相沉积(LPCVD)或甚至氧化硅形成和随后的氮化的其它工艺。一旦形成，则可以通过合适的光刻工艺图案化掩蔽层以暴露衬底101的将要去除的那些部分以形成第一沟槽103。然而，本领域普通技术人员将意识到，以上描述的形成掩蔽层的工艺和材料不是可以用于保护衬底101的部分同时暴露衬底101的其它部分以用于形成第一沟槽103的唯一方法。可以利用诸如图案化和显影光刻胶的任何合适的工艺以暴露衬底101的将要去除的部分以形成第一沟槽103。所有这些方法都旨在包括在本实施例的范围内。一旦已经形成并且图案化掩蔽层，则在衬底101中形成第一沟槽103。可以通过诸如反应离子蚀刻(RIE)的合适的工艺去除暴露的衬底101以在衬底101中形成第一沟槽103，但是可以使用任何合适的工艺。在实施例中，第一沟槽103可以形成为具有从衬底101的顶面的小于约(诸如约)的深度。然而，本领域普通技术人员将意识到，以上描述的形成第一沟槽103的工艺是一种潜在工艺，并且不意味着是唯一实施例。相反，可以利用可以形成第一沟槽103的任何合适的工艺，并且可以使用包括任何数量的掩蔽和去除步骤的任何合适的工艺。除了形成第一沟槽103之外，掩蔽和蚀刻工艺由衬底101的保留未被去除的那些部分额外地形成鳍107。为了方便起见，鳍107已经在图中示出为通过虚线与衬底101分隔开，但是分隔开的物理标识可以存在或可以不存在。如以下讨论的，可以使用这些鳍107来形成多栅极FinFET晶体管的沟道区域。虽然图1A仅示出了由衬底101形成的三个鳍107，但是可以利用任何数量的鳍107。鳍107可以形成为使得它们在衬底101的表面处具有介于约5nm和约80nm之间(诸如约30nm)的宽度。此外，鳍107可以彼此间隔开介于约10nm和约100nm之间(诸如约50nm)的距离。通过以这种方式间隔开鳍107，鳍107可以各自形成单独的沟道区域同时仍足够接近以共有共同的栅极(以下进一步讨论)。一旦已经形成第一沟槽103和鳍107，则可以用介电材料填充第一沟槽103并且可以使介电材料凹进至第一沟槽103内以形成第一隔离区域105。介电材料可以是氧化物材料、高密度等离子体(HDP)氧化物等。在第一沟槽103的可选清洗和内衬之后，可以使用化学汽相沉积(CVD)方法(例如，HARP工艺)、高密度等离子体CVD方法或者本领域已知的其它合适的形成方法来形成介电材料。可以通过用介电材料过填充第一沟槽103和衬底101并且之后通过诸如化学机械抛光(CMP)、蚀刻、这些的组合等的合适的工艺去除第一沟槽103和鳍107的外部的过量的材料来填充第一沟槽103。在实施例中，去除工艺也去除了位于鳍107上方的任何介电材料，使得介电材料的去除将暴露鳍107的表面以用于进一步处理步骤。一旦已经用介电材料填充第一沟槽103，则之后可以使介电材料远离鳍107的表面凹进。可以实施凹进以暴露邻近于鳍107的顶面的鳍107的侧壁的至少部分。可以使用通过将鳍107的顶面浸本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成栅极堆叠件；利用第一蚀刻工艺在所述半导体衬底中形成第一开口；以及使用与所述第一蚀刻工艺不同的第二蚀刻工艺将所述第一开口重塑为第二开口，其中，所述第二蚀刻工艺是自由基蚀刻工艺。

【技术特征摘要】
2017.06.30 US 15/638,7381.一种制造半导体器件的方法，所述方法包括：在半导体衬底上方形成栅极堆叠件；利用第一蚀刻工艺在所述半导体衬底中形成第一开口；以及使用与所述第一蚀刻工艺不同的第二蚀刻工艺将所述第一开口重塑为第二开口，其中，所述第二蚀刻工艺是自由基蚀刻工艺。2.根据权利要求1所述的方法，其中，在所述半导体衬底的鳍内形成所述第一开口。3.根据权利要求1所述的方法，其中，所述自由基蚀刻工艺还包括：将蚀刻前体激发成等离子体；以及从所述等离子体分离自由基。4.根据权利要求3所述的方法，其中，所述蚀刻前体是氨。5.根据权利要求1所述的方法，其中，所述第一蚀刻工艺是反应离子蚀刻。6.根据权利要求5所述的方法，其中，所述自由基蚀刻工艺是各向同性的。7.根据权利要求1所述的方法，其中，所述第二开口底切所述栅极堆叠件的距离介...

【专利技术属性】
技术研发人员：杨柏峰，张哲诚，巫柏奇，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71